JPS6342536Y2 - - Google Patents

Info

Publication number
JPS6342536Y2
JPS6342536Y2 JP1547181U JP1547181U JPS6342536Y2 JP S6342536 Y2 JPS6342536 Y2 JP S6342536Y2 JP 1547181 U JP1547181 U JP 1547181U JP 1547181 U JP1547181 U JP 1547181U JP S6342536 Y2 JPS6342536 Y2 JP S6342536Y2
Authority
JP
Japan
Prior art keywords
patterns
solder
layer
pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1547181U
Other languages
English (en)
Other versions
JPS57130464U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1547181U priority Critical patent/JPS6342536Y2/ja
Publication of JPS57130464U publication Critical patent/JPS57130464U/ja
Application granted granted Critical
Publication of JPS6342536Y2 publication Critical patent/JPS6342536Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulating Bodies (AREA)

Description

【考案の詳細な説明】 本考案は、同一基板上に基準電位が異なる2つ
のプリント回路を有するプリント基板の改良に関
する。
接地点が異なるため基準電位が異なる2つのプ
リント回路が同一基板上に存在するプリント基板
においては、電位差のある隣り合う2つのパター
ン間の絶縁を保持する必要がある。従来は、その
ため、第1図に示すように、1次(低圧)側パタ
ーン1に対し2次(高圧)側パターン2の全体を
被うように絶縁性塗料を塗布して絶縁層3を形成
し、絶縁耐圧を高くしていた。しかし、この方法
では、パターン(銅)のインピーダンスを下げた
い場合にパターンの厚さを増すと、コストがそれ
だけ高くなるばかりでなく、パターンの角(か
ど)の部分の絶縁層がどうしても薄くなつて絶縁
が不十分となる。そこで、パターンのインピーダ
ンスを下げるのにパターンの幅を広げる方法がも
つぱら用いられているが、この方法は、スペース
を要するだけでなく、プリント基板のコストを高
くする欠点がある。
本考案は、上記のようなプリント基板の両パタ
ーン間の絶縁耐圧を高くすると共に安価にパター
ンのインピーダンスを下げうるプリント基板を提
供しようとするものである。以下、図面を用いて
本考案を具体的に説明する。
第2図は、本考案の実施例を示す上面図、第3
図は第2図のA−A線に沿う断面図である。
これらの図において、1,2は第1図と同様の
1次側及び2次側パターン、3は第1図と同様の
絶縁層、4は半田層、5はソルダー・レジスト層
である。本実施例を構成する手順を述べると、ま
ず、ソルダー・レジストを基板全面に半田を乗せ
るべき部分を除いて塗布し、ソルダー・レジスト
層5を形成する。本実施例ではパターン1,2の
中央部に後で半田を乗せるので、その部分にはソ
ルダー・レジストを塗らない。ただし、後述の理
由により、パターン1,2の互いに対向する端縁
部1′,2′には必ずこれを被うようにソルダー・
レジスト層5を形成するが、その反対側の端縁部
1″,2″には、パターンに形成すべき半田層4の
大きさに従つてソルダー・レジスト層を形成す
る。次に、パターン1,2の端縁部1′,2′を被
うソルダー・レジスト層5の上から絶縁性塗料を
塗布して絶縁層3を形成する。絶縁性塗料として
は、文字などの表示に用いるシンボル印刷インク
を使用することができる。シンボル印刷インクを
使用すると、通常ソルダー・レジスト印刷後に行
なうシンボル印刷のとき同時に印刷(塗布)する
ことができる。印刷には、通常マスクを使用す
る。絶縁性塗料の塗布終了後、半田付け装置によ
つて基板の半田付けを行なうと、ソルダー・レジ
スト層5が形成されていないパターン1,2の中
央部に半田が乗り、第3図のように盛り上がつた
半田層4が形成される。なお、半田層4は、場合
により、パターンの中央部に限らず絶縁層3に被
われていない部分全部にわたつて形成してもよ
い。
電位差のある2パターン間においては、パター
ンが接近している端縁部から放電が起きるのが普
通である。図のように2本のパターンが平行状態
で接近している場合、パターン1,2の互いに対
向している端縁部1′,2′から放電し易いので、
本考案では、パターン1,2の双方の端縁部1′,
2′を被うようにソルダー・レジストと絶縁性塗
料を重ねて塗布し、ソルダー・レジスト層5の上
に絶縁層3を形成する。ただし、パターン1,2
の反対側の端縁部1″,2″には、必ずしも絶縁層
3を形成する必要はない。
パターン1,2の中央部に形成された半田層4
は、パターンと電気的に接合してそのインピーダ
ンスを下げる作用をするので、従来のようにパタ
ーンの幅を広げなくても十分に且つ安価にパター
ンのインピーダンスを低下させることができる。
そして、パターン1,2の各端縁部1′,2′に形
成されたソルダー・レジスト層5及び絶縁層3
は、パターン1,2上の半田層4,4間の放電を
阻止するので、パターン1,2間の絶縁は確実に
保持される。実験したところによれば、パターン
の間隔D(第3図参照)が0.5mmのとき、本考案プ
リント基板は1500〜2000ボルトの電位差に耐える
ことができた。
以上説明したとおり、本考案によれば、互いに
対向するパターンの各端縁部にソルダー・レジス
ト層及び絶縁層を形成したので十分な絶縁耐圧が
得られると共に、各パターンの上記ソルダー・レ
ジスト層及び絶縁層に被われない部分の一部又は
全部に半田層を形成してパターンと接合させるこ
とによりパターンのインピーダンスを下げること
ができる。また、絶縁性塗料にシンボル印刷イン
クを使用するときは、ソルダー・レジスト印刷後
に行なうシンボル印刷と同時に塗布することがで
き、製造工程を簡略化することができる。
【図面の簡単な説明】
第1図は従来例を示す上面図、第2図は本考案
の実施例を示す上面図、第3図は第2図のA−A
線に沿う断面図である。 1,2…パターン、1′,2′…パターンの互い
に対向する端縁部、3…絶縁層、4…半田層、5
…ソルダー・レジスト層。

Claims (1)

    【実用新案登録請求の範囲】
  1. 同一基板上に基準電位が異なる2つのプリント
    回路を有するプリント基板において、電位差のあ
    る隣り合う2つのパターンの互いに対向する端縁
    部を被うようにソルダー・レジスト層及び絶縁層
    を形成し、上記2つのパターンの上記ソルダー・
    レジスト層及び絶縁層に被われない部分の一部又
    は全部にそれぞれ半田層を形成して、上記2つの
    パターン間の絶縁耐圧を高くすると共にパターン
    のインピーダンスを低下させたことを特徴とする
    プリント基板。
JP1547181U 1981-02-06 1981-02-06 Expired JPS6342536Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1547181U JPS6342536Y2 (ja) 1981-02-06 1981-02-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1547181U JPS6342536Y2 (ja) 1981-02-06 1981-02-06

Publications (2)

Publication Number Publication Date
JPS57130464U JPS57130464U (ja) 1982-08-14
JPS6342536Y2 true JPS6342536Y2 (ja) 1988-11-08

Family

ID=29813472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1547181U Expired JPS6342536Y2 (ja) 1981-02-06 1981-02-06

Country Status (1)

Country Link
JP (1) JPS6342536Y2 (ja)

Also Published As

Publication number Publication date
JPS57130464U (ja) 1982-08-14

Similar Documents

Publication Publication Date Title
JPS6342536Y2 (ja)
JPH021915Y2 (ja)
JPS6030017A (ja) 薄膜スイツチの製法
JPH0427184Y2 (ja)
JPH056687Y2 (ja)
JPH0767001B2 (ja) 電子部品用基板
JPS635261Y2 (ja)
JP2629388B2 (ja) 印刷基板とその製造方法
JPH08255969A (ja) プリント基板装置
JPS58133960U (ja) 湿式多層基板
JPH0119412Y2 (ja)
JPS6263489A (ja) プリント基板
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JPS6218073Y2 (ja)
JPS63263793A (ja) 混成集積回路パタ−ン形成方法
JPS58158902A (ja) 印刷抵抗装置
JPS6340394A (ja) 混成集積回路基板
JPS6362398B2 (ja)
JPS6037236U (ja) 厚膜コンデンサ
JPS6142990A (ja) 厚膜印刷基板
JPH04313292A (ja) プリント配線板の製造方法
JPS6284975U (ja)
JPH11298126A (ja) 実装用ランドを有する配線回路及びその形成方法
JPH04121708U (ja) チツプrネツトワーク
JPH028075U (ja)