JPS6284975U - - Google Patents
Info
- Publication number
- JPS6284975U JPS6284975U JP17720185U JP17720185U JPS6284975U JP S6284975 U JPS6284975 U JP S6284975U JP 17720185 U JP17720185 U JP 17720185U JP 17720185 U JP17720185 U JP 17720185U JP S6284975 U JPS6284975 U JP S6284975U
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- circuit pattern
- insulating resist
- insulating
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 1
Description
第１図はこの考案の実施例の印刷回路基板の第
２図イ―イ線部位断面図、第２図は同じく平面図
、第３図は他の実施例を示す平面図、第４図は従
来例の印刷回路基板の一例を示す断面図、第５図
は同じく平面図である。 １……絶縁基板、３，４……回路パターン、５
……端子部、６……絶縁レジスト膜、７……ジヤ
ンパ。
２図イ―イ線部位断面図、第２図は同じく平面図
、第３図は他の実施例を示す平面図、第４図は従
来例の印刷回路基板の一例を示す断面図、第５図
は同じく平面図である。 １……絶縁基板、３，４……回路パターン、５
……端子部、６……絶縁レジスト膜、７……ジヤ
ンパ。
Claims (1)
- 【実用新案登録請求の範囲】 絶縁基板の一面に形成された所定の回路パター
ンと、 前記回路パターンに設けられ、回路パターンの
一部を間に介在せしめて相互に短絡される少なく
とも一対の端子部と、 前記回路パターンの一部の上面に塗布された絶
縁レジスト膜と、 前記絶縁レジスト膜の上面に塗布されてなり、
前記一対の端子部間を短絡する導電性ペーストよ
りなるジヤンパと、 を備えた印刷回路基板において、 前記絶縁レジスト膜は、多層に塗布されるとと
もに、下層から上層にいくに従つて階段状に形成
されていることを特徴とする印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720185U JPS6284975U (ja) | 1985-11-18 | 1985-11-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720185U JPS6284975U (ja) | 1985-11-18 | 1985-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284975U true JPS6284975U (ja) | 1987-05-30 |
Family
ID=31118179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17720185U Pending JPS6284975U (ja) | 1985-11-18 | 1985-11-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284975U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419795A (en) * | 1987-07-14 | 1989-01-23 | Midori Mark Seisakusho Kk | Flexible printed wiring board with multilayered pattern and manufacture thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57188000A (en) * | 1981-05-14 | 1982-11-18 | Nippon Electric Co | Structure for crossover insulating layer |
| JPS6034096A (ja) * | 1983-08-04 | 1985-02-21 | 大倉電気株式会社 | 厚膜回路及びその製造方法 |
| JPS6025173B2 (ja) * | 1975-08-22 | 1985-06-17 | ビルヨ・ユハナ・エルベンパー | 固形及びガス状成分の除去装置 |
-
1985
- 1985-11-18 JP JP17720185U patent/JPS6284975U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025173B2 (ja) * | 1975-08-22 | 1985-06-17 | ビルヨ・ユハナ・エルベンパー | 固形及びガス状成分の除去装置 |
| JPS57188000A (en) * | 1981-05-14 | 1982-11-18 | Nippon Electric Co | Structure for crossover insulating layer |
| JPS6034096A (ja) * | 1983-08-04 | 1985-02-21 | 大倉電気株式会社 | 厚膜回路及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6419795A (en) * | 1987-07-14 | 1989-01-23 | Midori Mark Seisakusho Kk | Flexible printed wiring board with multilayered pattern and manufacture thereof |