JPS6330771B2 - - Google Patents
Info
- Publication number
- JPS6330771B2 JPS6330771B2 JP62006448A JP644887A JPS6330771B2 JP S6330771 B2 JPS6330771 B2 JP S6330771B2 JP 62006448 A JP62006448 A JP 62006448A JP 644887 A JP644887 A JP 644887A JP S6330771 B2 JPS6330771 B2 JP S6330771B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thick film
- temperature coefficient
- conductor layer
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 9
- 238000010304 firing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 2
- 239000011230 binding agent Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
Landscapes
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
本発明は厚膜抵抗体の温度係数調整方法に関す
るものである。
るものである。
一般に混成集積回路、チツプ抵抗体などに用い
られる厚膜抵抗体は、第１図に示すようにアルミ
ナセラミツクなどの絶縁基板上にガラスをバイン
ダーとした銀−パラジウムなどの電極１および同
じくガラスをバインダーとした銀−パラジウム、
酸化ルテニウムなどの抵抗体層２がそれぞれ印
刷、乾燥、焼成して形成されたものが用いられて
いる。
られる厚膜抵抗体は、第１図に示すようにアルミ
ナセラミツクなどの絶縁基板上にガラスをバイン
ダーとした銀−パラジウムなどの電極１および同
じくガラスをバインダーとした銀−パラジウム、
酸化ルテニウムなどの抵抗体層２がそれぞれ印
刷、乾燥、焼成して形成されたものが用いられて
いる。
従来の厚膜抵抗体は上述のようにして構成され
ているので、抵抗体の温度係数は抵抗体層２の材
質、幅Ｗおよび長さＬ、膜厚および焼成温度、時
間などの条件によつて左右される多くのフアクタ
ーをもち、所定の温度係数値を得ようとする場合
一定の製造条件下における抵抗体の設計は多くの
制約を受ける欠点があつた。
ているので、抵抗体の温度係数は抵抗体層２の材
質、幅Ｗおよび長さＬ、膜厚および焼成温度、時
間などの条件によつて左右される多くのフアクタ
ーをもち、所定の温度係数値を得ようとする場合
一定の製造条件下における抵抗体の設計は多くの
制約を受ける欠点があつた。
本発明は上述の欠点を解消したもので、抵抗体
の電極間に温度係数を調整するための導体層を介
在させたことを特徴とする抵抗体である。
の電極間に温度係数を調整するための導体層を介
在させたことを特徴とする抵抗体である。
以下、本発明を第２図および第３図に示す実施
例について説明する。
例について説明する。
第２図は厚膜抵抗体のパターン要部の平面図で
アルミナセラミツクなどの絶縁基板上にガラスを
パインダーとした銀−パラジウムなどの電極１お
よび該電極と同じ材料からなる導体層３が上記電
極１，１間に所定の距離L1，L2およびL3をおい
て同時に印刷され、同じくガラスをパインダーと
した銀−パラジウム、酸化ルテニウムなどの抵抗
体層２が印刷され、これを焼成して厚膜抵抗体が
形成されたものである。
アルミナセラミツクなどの絶縁基板上にガラスを
パインダーとした銀−パラジウムなどの電極１お
よび該電極と同じ材料からなる導体層３が上記電
極１，１間に所定の距離L1，L2およびL3をおい
て同時に印刷され、同じくガラスをパインダーと
した銀−パラジウム、酸化ルテニウムなどの抵抗
体層２が印刷され、これを焼成して厚膜抵抗体が
形成されたものである。
第３図は抵抗体層２の長さＬと幅Ｗとの比と温
度係数（TCR）との関係を示し、例えば従来
Ｌ／Ｗの比が３の場合80〜120ppm／℃であつた
が、同じ抵抗材料を用いて第２図におけるL1／
Ｗ＝L2／Ｗ＝L3／≒１、L1＋L2＋L3＋≒Ｌとな
るような導体層３を電極１，１間に介在させるこ
とにより、第３図の点線で示す０〜40ppm／℃に
調整することができた。
度係数（TCR）との関係を示し、例えば従来
Ｌ／Ｗの比が３の場合80〜120ppm／℃であつた
が、同じ抵抗材料を用いて第２図におけるL1／
Ｗ＝L2／Ｗ＝L3／≒１、L1＋L2＋L3＋≒Ｌとな
るような導体層３を電極１，１間に介在させるこ
とにより、第３図の点線で示す０〜40ppm／℃に
調整することができた。
この抵抗体の温度係数が抵抗体の長さＬによつ
て変化する現象は、抵抗体が焼成される過程で導
体層と抵抗体層の相互拡散に起因することを発明
者が見出したもので、厚膜抵抗体の電極間に厚膜
導体層を適当に配置し、焼成することにより抵抗
体の温度係数を調整することができた。
て変化する現象は、抵抗体が焼成される過程で導
体層と抵抗体層の相互拡散に起因することを発明
者が見出したもので、厚膜抵抗体の電極間に厚膜
導体層を適当に配置し、焼成することにより抵抗
体の温度係数を調整することができた。
したがつて設定された焼成条件に基づいてあら
かじめ使用される抵抗材料で、幅Ｗ、長さＬと温
度係数の関係を測定しておけば、抵抗体層２の全
長、幅を大幅に修正することなく導電体層３の位
置によつて希望する温度係数を得ることができ
る。
かじめ使用される抵抗材料で、幅Ｗ、長さＬと温
度係数の関係を測定しておけば、抵抗体層２の全
長、幅を大幅に修正することなく導電体層３の位
置によつて希望する温度係数を得ることができ
る。
なお、上述の実施例は電極１，１間に導体層３
を２簡所設けたものについて述べたが、その数は
必要に応じて増減してもよい。
を２簡所設けたものについて述べたが、その数は
必要に応じて増減してもよい。
叙上のように本発明の厚膜抵抗体の温度係数調
整方法は製造工数を増加せず、焼成条件も変える
必要もなく温度係数を所定の値に製造できるの
で、高品質のものが得られるとともに生産性の面
においても極めて有利となり、工業的ならびに実
用的価値の大なるものである。
整方法は製造工数を増加せず、焼成条件も変える
必要もなく温度係数を所定の値に製造できるの
で、高品質のものが得られるとともに生産性の面
においても極めて有利となり、工業的ならびに実
用的価値の大なるものである。
第１図は従来の厚膜抵抗体のパターン要部の平
面図、第２図は本発明の一実施例の厚膜抵抗体の
パターン要部の平面図、第３図は厚膜抵抗体の寸
法−温度係数特性図である。 １：電極、２：抵抗体、３：導体層。
面図、第２図は本発明の一実施例の厚膜抵抗体の
パターン要部の平面図、第３図は厚膜抵抗体の寸
法−温度係数特性図である。 １：電極、２：抵抗体、３：導体層。
Claims (1)
- １ 絶縁基板に印刷、焼成してなる厚膜抵抗体に
おいて、上記厚膜抵抗体の電極間に該抵抗体を複
数個の区画に分割する厚膜導体層を配置したこと
を特徴とする厚膜抵抗体の温度係数調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006448A JPS62169301A (ja) | 1987-01-13 | 1987-01-13 | 厚膜抵抗体の温度係数調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006448A JPS62169301A (ja) | 1987-01-13 | 1987-01-13 | 厚膜抵抗体の温度係数調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169301A JPS62169301A (ja) | 1987-07-25 |
| JPS6330771B2 true JPS6330771B2 (ja) | 1988-06-21 |
Family
ID=11638702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006448A Granted JPS62169301A (ja) | 1987-01-13 | 1987-01-13 | 厚膜抵抗体の温度係数調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169301A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506494A (en) * | 1991-04-26 | 1996-04-09 | Nippondenso Co., Ltd. | Resistor circuit with reduced temperature coefficient of resistance |
| JP3049843B2 (ja) * | 1991-04-26 | 2000-06-05 | 株式会社デンソー | 抵抗体電極構造の形成方法 |
| JP7321282B2 (ja) * | 2019-09-30 | 2023-08-04 | 京セラ株式会社 | 回路基板および電子装置 |
-
1987
- 1987-01-13 JP JP62006448A patent/JPS62169301A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169301A (ja) | 1987-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267634A (en) | Method for making a chip circuit component | |
| JPS6330771B2 (ja) | ||
| JPS6235257B2 (ja) | ||
| US5169493A (en) | Method of manufacturing a thick film resistor element | |
| JPS636121B2 (ja) | ||
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| US5981393A (en) | Method of forming electrodes at the end surfaces of chip array resistors | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPH05167215A (ja) | 電子回路装置及びその製造方法 | |
| JPH02303001A (ja) | 厚膜素子 | |
| JPH0219601B2 (ja) | ||
| JPH01114210A (ja) | 遅延線 | |
| JPH05135901A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPH08213277A (ja) | チップコンデンサの製造方法および実装方法 | |
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPH0653071A (ja) | 厚膜コンデンサおよびその製造方法 | |
| JPS61240618A (ja) | 積層厚膜コンデンサおよびその製造方法 | |
| JPS6122694A (ja) | 多層配線基板の製造方法 | |
| JPH0213955B2 (ja) | ||
| JPH01168004A (ja) | 抵抗ネットワーク素子の製造方法 |