JPH08213277A - チップコンデンサの製造方法および実装方法 - Google Patents
チップコンデンサの製造方法および実装方法Info
- Publication number
- JPH08213277A JPH08213277A JP1941795A JP1941795A JPH08213277A JP H08213277 A JPH08213277 A JP H08213277A JP 1941795 A JP1941795 A JP 1941795A JP 1941795 A JP1941795 A JP 1941795A JP H08213277 A JPH08213277 A JP H08213277A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- thick film
- dielectric layer
- chip capacitor
- electrode layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】 （修正有）
【目的】製造コストの低減化が図られるとともに容量が
高精度に調整されたチップコンデンサの製造方法および
実装方法を提供する。 【構成】アルミナ基板１１上に、一対の厚膜平行電極層
１３ａ，１４ａを形成し、その厚膜平行電極層１３ａ，
１４ａ上に厚膜誘電体層１５ａを積層するコンデンサ作
製工程を複数回繰り返し、圧膜誘電体層１５ａ等からな
る厚膜誘電体層１５をトリミングする。
高精度に調整されたチップコンデンサの製造方法および
実装方法を提供する。 【構成】アルミナ基板１１上に、一対の厚膜平行電極層
１３ａ，１４ａを形成し、その厚膜平行電極層１３ａ，
１４ａ上に厚膜誘電体層１５ａを積層するコンデンサ作
製工程を複数回繰り返し、圧膜誘電体層１５ａ等からな
る厚膜誘電体層１５をトリミングする。
Description
【０００１】
【産業上の利用分野】本発明は、特に大容量のチップコ
ンデンサの製造方法および実装方法に関する。
ンデンサの製造方法および実装方法に関する。
【０００２】
【従来の技術】図９は、従来の大容量のチップコンデン
サの断面図である。図９に示すチップコンデンサを製造
するには、図示の１０枚のグリーンシート９１〜１００
が用意される。それらのグリーンシート９１〜１００は
ポリエステルのベースシートに誘電体スラリーをドクタ
ーブレード法により印刷し乾燥することにより形成され
る。それら１０枚のグリーンシート９１〜１００のう
ち、グリーンシート９２〜１００には、誘電体を印刷、
乾燥した後、さらに導電ペーストをドクターブレード法
により印刷、乾燥し、これにより内部電極９２ａ〜１０
０ａが形成される。以上のようにして形成された１０枚
のグリーンシート９１〜１００が互いに積層され、熱圧
着により一体化された後、チップ毎に切断される。さら
に切断されたチップを焼結し、バレル研磨してチップの
側面から露出した部分に導電性ペーストを塗付し、図９
に示すように内部電極９２ａ〜１００ａと接続された外
部電極１０１，１０２を形成する。これにより所望する
大容量のチップコンデンサが完成する。
サの断面図である。図９に示すチップコンデンサを製造
するには、図示の１０枚のグリーンシート９１〜１００
が用意される。それらのグリーンシート９１〜１００は
ポリエステルのベースシートに誘電体スラリーをドクタ
ーブレード法により印刷し乾燥することにより形成され
る。それら１０枚のグリーンシート９１〜１００のう
ち、グリーンシート９２〜１００には、誘電体を印刷、
乾燥した後、さらに導電ペーストをドクターブレード法
により印刷、乾燥し、これにより内部電極９２ａ〜１０
０ａが形成される。以上のようにして形成された１０枚
のグリーンシート９１〜１００が互いに積層され、熱圧
着により一体化された後、チップ毎に切断される。さら
に切断されたチップを焼結し、バレル研磨してチップの
側面から露出した部分に導電性ペーストを塗付し、図９
に示すように内部電極９２ａ〜１００ａと接続された外
部電極１０１，１０２を形成する。これにより所望する
大容量のチップコンデンサが完成する。
【０００３】
【発明が解決しようとする課題】上述したように従来の
大容量のチップコンデンサは、多数枚のグリーンシート
に導電ペーストを印刷して電極を形成し、それらグリー
ンシートを互いに積層し一体化した後、チップ毎に切断
して焼成するものであるため、印刷工程、焼成工程の時
間が長く、また切断した後のチップのハンドリングに手
間がかかり作業性が悪く、製造コストがアップする。
大容量のチップコンデンサは、多数枚のグリーンシート
に導電ペーストを印刷して電極を形成し、それらグリー
ンシートを互いに積層し一体化した後、チップ毎に切断
して焼成するものであるため、印刷工程、焼成工程の時
間が長く、また切断した後のチップのハンドリングに手
間がかかり作業性が悪く、製造コストがアップする。
【０００４】また、多数枚のグリーンシートが互いに積
層された状態でチップ毎に切断するため、グリーンシー
トのくずれやグリーンシートの切断不良が発生し、歩留
まりが悪くコストアップの要因となる。さらに、チップ
毎にコンデンサの容量を測定するため、手間がかかり効
率が悪く、また焼成された後のチップコンデンサの、レ
ーザトリミング等による容量調整はできず、このため高
精度な容量のチップコンデンサを得ることは困難であ
る。
層された状態でチップ毎に切断するため、グリーンシー
トのくずれやグリーンシートの切断不良が発生し、歩留
まりが悪くコストアップの要因となる。さらに、チップ
毎にコンデンサの容量を測定するため、手間がかかり効
率が悪く、また焼成された後のチップコンデンサの、レ
ーザトリミング等による容量調整はできず、このため高
精度な容量のチップコンデンサを得ることは困難であ
る。
【０００５】また、平行電極を用いた大容量のチップコ
ンデンサを形成すると、ギャップの長さが長くなり、ま
た電極間の幅が小さくなりすぎ、コンデンサの特性が不
安定になるという問題もある。本発明は、上記事情に鑑
み、製造コストの低減化が図られるとともに容量が高精
度に調整されたチップコンデンサの製造方法および実装
方法を提供することを目的とする。
ンデンサを形成すると、ギャップの長さが長くなり、ま
た電極間の幅が小さくなりすぎ、コンデンサの特性が不
安定になるという問題もある。本発明は、上記事情に鑑
み、製造コストの低減化が図られるとともに容量が高精
度に調整されたチップコンデンサの製造方法および実装
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明のチップコンデンサの第１の製造方法は、 （１−１）基板上に、一対の厚膜平行電極層を形成し （１−２）その厚膜平行電極層上に厚膜誘電体層を積層
するコンデンサ作製工程を複数回繰り返し （１−３）上記厚膜誘電体層をトリミングすることを特
徴とするものである。
明のチップコンデンサの第１の製造方法は、 （１−１）基板上に、一対の厚膜平行電極層を形成し （１−２）その厚膜平行電極層上に厚膜誘電体層を積層
するコンデンサ作製工程を複数回繰り返し （１−３）上記厚膜誘電体層をトリミングすることを特
徴とするものである。
【０００７】ここで、本発明のチップコンデンサの第１
の製造方法が、上記コンデンサ作製工程の繰り返し回数
によりコンデンサ容量を調整するものであってもよい。
また、本発明のチップコンデンサの第１の製造方法が、
トリミングの長さおよび深さのうちの少なくとも一方に
よりコンデンサ容量を調整するものであってもよい。
の製造方法が、上記コンデンサ作製工程の繰り返し回数
によりコンデンサ容量を調整するものであってもよい。
また、本発明のチップコンデンサの第１の製造方法が、
トリミングの長さおよび深さのうちの少なくとも一方に
よりコンデンサ容量を調整するものであってもよい。
【０００８】さらに、本発明のチップコンデンサの第１
の製造方法が、上記基板両面に、上記一対の厚膜平行電
極層と上記厚膜誘電体層とからなるコンデンサを作製す
るものであってもよい。また、上記目的を達成する本発
明のチップコンデンサの第２の製造方法は、 （２−１）基板両面に、厚膜誘電体層と、その厚膜誘電
体層を介して互いに隔てられた一対の厚膜平行電極層と
からなるコンデンサを形成し （２−２）上記基板両面に形成されたコンデンサどうし
が並列に接続されるようにそのコンデンサと電気的に接
続された一対の外部電極を形成することを特徴とするも
のである。
の製造方法が、上記基板両面に、上記一対の厚膜平行電
極層と上記厚膜誘電体層とからなるコンデンサを作製す
るものであってもよい。また、上記目的を達成する本発
明のチップコンデンサの第２の製造方法は、 （２−１）基板両面に、厚膜誘電体層と、その厚膜誘電
体層を介して互いに隔てられた一対の厚膜平行電極層と
からなるコンデンサを形成し （２−２）上記基板両面に形成されたコンデンサどうし
が並列に接続されるようにそのコンデンサと電気的に接
続された一対の外部電極を形成することを特徴とするも
のである。
【０００９】また、上記目的を達成する本発明のチップ
コンデンサの実装方法は、 （３−１）基板両面に、厚膜誘電体層と、その厚膜誘電
体層を介して互いに隔てられた一対の厚膜平行電極層と
からなるコンデンサを形成し （３−２）上記基板を回路基板上に立てた状態にそのコ
ンデンサを実装することを特徴とするものである。
コンデンサの実装方法は、 （３−１）基板両面に、厚膜誘電体層と、その厚膜誘電
体層を介して互いに隔てられた一対の厚膜平行電極層と
からなるコンデンサを形成し （３−２）上記基板を回路基板上に立てた状態にそのコ
ンデンサを実装することを特徴とするものである。
【００１０】
【作用】本発明のチップコンデンサの第１の製造方法
は、厚膜技術で一対の厚膜平行電極層を形成し、その厚
膜平行電極層上に厚膜誘電体層を積層するコンデンサ作
製工程を複数回繰り返して大容量のコンデンサを製造す
る方法であるため、基板上に大容量のチップコンデンサ
が容易に形成される。従って、グリーンシートを互いに
積層してチップ毎に切断し、その後焼成して大容量のチ
ップコンデンサ製造する場合と比較し、製造工程が簡単
で製造時間も短くて済み、さらにチップ毎に焼成するた
めの煩雑なハンドリングの手間もなく、作業性に優れ製
造コストの低減化が図られる。
は、厚膜技術で一対の厚膜平行電極層を形成し、その厚
膜平行電極層上に厚膜誘電体層を積層するコンデンサ作
製工程を複数回繰り返して大容量のコンデンサを製造す
る方法であるため、基板上に大容量のチップコンデンサ
が容易に形成される。従って、グリーンシートを互いに
積層してチップ毎に切断し、その後焼成して大容量のチ
ップコンデンサ製造する場合と比較し、製造工程が簡単
で製造時間も短くて済み、さらにチップ毎に焼成するた
めの煩雑なハンドリングの手間もなく、作業性に優れ製
造コストの低減化が図られる。
【００１１】また、本発明のチップコンデンサの第１の
製造方法によれば、各チップコンデンサの容量やｔａｎ
δの測定は、基板上に作製された、チップ毎に切断され
る前の状態でできるため、コンデンサ作製工程を複数回
繰り返しながら容量等の確認、変更ができ、高精度な容
量のチップコンデンサが容易に作製される。また、本発
明のチップコンデンサの第１の製造方法によれば、厚膜
技術で形成されるためチップ毎の切断も容易であり、切
断不良等が極めて少なく歩留まりが向上し製造コストの
低減化が図られる。
製造方法によれば、各チップコンデンサの容量やｔａｎ
δの測定は、基板上に作製された、チップ毎に切断され
る前の状態でできるため、コンデンサ作製工程を複数回
繰り返しながら容量等の確認、変更ができ、高精度な容
量のチップコンデンサが容易に作製される。また、本発
明のチップコンデンサの第１の製造方法によれば、厚膜
技術で形成されるためチップ毎の切断も容易であり、切
断不良等が極めて少なく歩留まりが向上し製造コストの
低減化が図られる。
【００１２】ここで、本発明のチップコンデンサの第１
の製造方法において、コンデンサ作製工程の繰り返し回
数によりコンデンサ容量を調整すると、繰り返し回数の
増加に伴ない容量も増加するため、繰り返し回数を制御
することにより高精度かつ大容量のコンデンサが容易に
得られる。また、本発明のチップコンデンサの第１の製
造方法として、トリミングの長さおよび深さのうちの少
なくとも一方によりコンデンサ容量を調整すると、トリ
ミングの長さや深さに応じて容量が減少するため、容量
の微調整が容易に行われ高精度の容量のコンデンサが得
られる。
の製造方法において、コンデンサ作製工程の繰り返し回
数によりコンデンサ容量を調整すると、繰り返し回数の
増加に伴ない容量も増加するため、繰り返し回数を制御
することにより高精度かつ大容量のコンデンサが容易に
得られる。また、本発明のチップコンデンサの第１の製
造方法として、トリミングの長さおよび深さのうちの少
なくとも一方によりコンデンサ容量を調整すると、トリ
ミングの長さや深さに応じて容量が減少するため、容量
の微調整が容易に行われ高精度の容量のコンデンサが得
られる。
【００１３】さらに、本発明のチップコンデンサの第１
の製造方法として、基板両面にコンデンサを作製する
と、基板片面にコンデンサを作製した場合と比較し、２
倍の容量もしくは２倍の数のチップコンデンサが作製さ
れる。また、本発明のチップコンデンサの第２の製造方
法は、厚膜技術で基板両面にコンデンサを形成し、その
基板両面に形成されたコンデンサどうしが並列に接続さ
れるように一対の外部電極を形成する方法であるため、
基板片面にコンデンサを作製した場合と比較し、２倍の
容量のチップコンデンサが作製される。従ってチップコ
ンデンサの容量を容易に大きくできる。
の製造方法として、基板両面にコンデンサを作製する
と、基板片面にコンデンサを作製した場合と比較し、２
倍の容量もしくは２倍の数のチップコンデンサが作製さ
れる。また、本発明のチップコンデンサの第２の製造方
法は、厚膜技術で基板両面にコンデンサを形成し、その
基板両面に形成されたコンデンサどうしが並列に接続さ
れるように一対の外部電極を形成する方法であるため、
基板片面にコンデンサを作製した場合と比較し、２倍の
容量のチップコンデンサが作製される。従ってチップコ
ンデンサの容量を容易に大きくできる。
【００１４】また、本発明のチップコンデンサの実装方
法は、厚膜技術で基板両面にコンデンサを形成し、その
基板を回路基板上に立てた状態にそのコンデンサを実装
する方法であるため、１つのチップコンデンサで２つの
コンデンサ素子が実装され、手間が削減されるととも
に、チップコンデンサの、回路基板への実装密度も高ま
る。また、回路基板の信号ラインどうしの間隔も狭くて
済み、回路基板の面積も小さくて済む。
法は、厚膜技術で基板両面にコンデンサを形成し、その
基板を回路基板上に立てた状態にそのコンデンサを実装
する方法であるため、１つのチップコンデンサで２つの
コンデンサ素子が実装され、手間が削減されるととも
に、チップコンデンサの、回路基板への実装密度も高ま
る。また、回路基板の信号ラインどうしの間隔も狭くて
済み、回路基板の面積も小さくて済む。
【００１５】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の一実施例のチップコンデンサの製造過程
を示す図である。ここでは、縦方向および横方向に所定
のピッチでスクライブ溝が形成されたアルミナ基板を用
意し、スクライブ溝で分割される前のアルミナ基板の、
スクライブ溝に囲まれた各領域それぞれにチップコンデ
ンサを形成する。
１は、本発明の一実施例のチップコンデンサの製造過程
を示す図である。ここでは、縦方向および横方向に所定
のピッチでスクライブ溝が形成されたアルミナ基板を用
意し、スクライブ溝で分割される前のアルミナ基板の、
スクライブ溝に囲まれた各領域それぞれにチップコンデ
ンサを形成する。
【００１６】先ず、図１（ａ）に示すアルミナ基板１１
（スクライブ溝で分割される前のスクライブ溝で囲まれ
た各領域をいう）にガラスペーストをスクリーン印刷法
により印刷して焼成し、ガラス層１２を形成する。次
に、図１（ｂ）に示すように、ガラス層１２上に導電体
ペーストをスクリーン印刷法により印刷して焼成し、一
対の厚膜平行電極層１３ａ，１４ａを形成する。
（スクライブ溝で分割される前のスクライブ溝で囲まれ
た各領域をいう）にガラスペーストをスクリーン印刷法
により印刷して焼成し、ガラス層１２を形成する。次
に、図１（ｂ）に示すように、ガラス層１２上に導電体
ペーストをスクリーン印刷法により印刷して焼成し、一
対の厚膜平行電極層１３ａ，１４ａを形成する。
【００１７】次に、図１（ｃ）に示すように、一対の厚
膜平行電極層１３ａ，１４ａ上に両端部が重なるように
して、ガラス層１２上に誘電体ペーストをスクリーン印
刷法により印刷して焼成し、厚膜誘電体層１５ａを形成
する。次に、図１（ｄ）に示すように、一対の厚膜平行
電極層１３ａ，１４ａ上に、さらに導電体ペーストを印
刷して焼成し、一対の厚膜平行電極層１３ｂ，１４ｂを
形成する。
膜平行電極層１３ａ，１４ａ上に両端部が重なるように
して、ガラス層１２上に誘電体ペーストをスクリーン印
刷法により印刷して焼成し、厚膜誘電体層１５ａを形成
する。次に、図１（ｄ）に示すように、一対の厚膜平行
電極層１３ａ，１４ａ上に、さらに導電体ペーストを印
刷して焼成し、一対の厚膜平行電極層１３ｂ，１４ｂを
形成する。
【００１８】次に、図１（ｅ）に示すように、一対の厚
膜平行電極層１３ｂ，１４ｂ上に両端部が重なるように
して、厚膜誘電体層１５ａ上に誘電体ペーストをスクリ
ーン印刷法により印刷して焼成し、厚膜誘電体層１５ｂ
を形成する。コンデンサ容量をさらに増加させるために
は、図１（ｄ）に示す一対の厚膜平行電極層を形成する
工程と、図１（ｅ）に示す誘電体層を形成する工程をさ
らに繰り返す。このようにして図１（ｆ）に示す厚膜平
行電極層１３，１４と、厚膜誘電体層１５を形成する。
さらに図１（ｆ）に示すように、厚膜誘電体層１５上に
導電体ペーストをスクリーン印刷法により印刷して焼成
し、一対の厚膜平行電極層１３，１４間に働く電気力線
を強化しコンデンサ容量を増加させるためのすて電極層
１６を形成する。
膜平行電極層１３ｂ，１４ｂ上に両端部が重なるように
して、厚膜誘電体層１５ａ上に誘電体ペーストをスクリ
ーン印刷法により印刷して焼成し、厚膜誘電体層１５ｂ
を形成する。コンデンサ容量をさらに増加させるために
は、図１（ｄ）に示す一対の厚膜平行電極層を形成する
工程と、図１（ｅ）に示す誘電体層を形成する工程をさ
らに繰り返す。このようにして図１（ｆ）に示す厚膜平
行電極層１３，１４と、厚膜誘電体層１５を形成する。
さらに図１（ｆ）に示すように、厚膜誘電体層１５上に
導電体ペーストをスクリーン印刷法により印刷して焼成
し、一対の厚膜平行電極層１３，１４間に働く電気力線
を強化しコンデンサ容量を増加させるためのすて電極層
１６を形成する。
【００１９】次に、図１（ｇ）に示すように、すて電極
層１６等を覆うようにガラスペーストをスクリーン印刷
法により印刷して焼成し、オーバーコートガラス層１７
を形成する。さらに容量の微調整のためにトリミングを
行なう。このトリミングについては後述する。その後、
アルミナ基板をスクライブ溝でカットしてそれぞれに分
割し、さらに図１（ｈ）に示す外部電極１８，１９をデ
ィップで形成する。
層１６等を覆うようにガラスペーストをスクリーン印刷
法により印刷して焼成し、オーバーコートガラス層１７
を形成する。さらに容量の微調整のためにトリミングを
行なう。このトリミングについては後述する。その後、
アルミナ基板をスクライブ溝でカットしてそれぞれに分
割し、さらに図１（ｈ）に示す外部電極１８，１９をデ
ィップで形成する。
【００２０】図２は、図１（ｇ）に示す製造過程におい
て、コンデンサの容量をトリミングの深さにより調整し
た状態を示す図である。図２（ａ）には、オーバーコー
トガラス層１７，すて電極層１６，厚膜誘電体層１５が
トリミングされた結果形成されたトリミング溝２１が示
されている。このトリミングによりコンデンサ容量が減
少され、所望の値に調整されている。また図２（ｂ）に
は、オーバーコートガラス層１７，すて電極層１６，厚
膜誘電体層１５に加え、さらにガラス層１２，アルミナ
基板１１に至るまでトリミングされ、その結果形成され
た、図２（ａ）に示すトリミング溝２１よりもより深い
溝のトリミング溝２２が示されており、これによりコン
デンサ容量がより減少され、所望の値に調整されてい
る。このようにトリミングの深さによりコンデンサの容
量を調整することができる。さらに、これらトリミング
溝２１，２２を、図２（ｃ）に示すようにオーバーコー
トガラス層２３で覆い、前述した図１（ｈ）のディップ
による外部電極製造過程に進む。
て、コンデンサの容量をトリミングの深さにより調整し
た状態を示す図である。図２（ａ）には、オーバーコー
トガラス層１７，すて電極層１６，厚膜誘電体層１５が
トリミングされた結果形成されたトリミング溝２１が示
されている。このトリミングによりコンデンサ容量が減
少され、所望の値に調整されている。また図２（ｂ）に
は、オーバーコートガラス層１７，すて電極層１６，厚
膜誘電体層１５に加え、さらにガラス層１２，アルミナ
基板１１に至るまでトリミングされ、その結果形成され
た、図２（ａ）に示すトリミング溝２１よりもより深い
溝のトリミング溝２２が示されており、これによりコン
デンサ容量がより減少され、所望の値に調整されてい
る。このようにトリミングの深さによりコンデンサの容
量を調整することができる。さらに、これらトリミング
溝２１，２２を、図２（ｃ）に示すようにオーバーコー
トガラス層２３で覆い、前述した図１（ｈ）のディップ
による外部電極製造過程に進む。
【００２１】図３は、すて電極層を有するチップコンデ
ンサがトリミングにより容量調整された状態を示す図で
ある。図３（ａ），（ｂ）には、一対の厚膜平行電極層
３１，３２と厚膜誘電体層３３が形成されており、さら
に厚膜誘電体層３３上にすて電極層３４が形成されてい
る。図３（ａ）では厚膜誘電体層３３およびすて電極層
３４に複数本のトリミング溝３５が形成されており、こ
れら複数本のトリミング溝３５によりコンデンサの容量
が調整されている。また、図３（ｂ）では、厚膜誘電体
層３３およびすて電極層３４にコ字状のトリミング溝３
６が形成されており、このトリミング溝３６によりコン
デンサの容量が調整されている。
ンサがトリミングにより容量調整された状態を示す図で
ある。図３（ａ），（ｂ）には、一対の厚膜平行電極層
３１，３２と厚膜誘電体層３３が形成されており、さら
に厚膜誘電体層３３上にすて電極層３４が形成されてい
る。図３（ａ）では厚膜誘電体層３３およびすて電極層
３４に複数本のトリミング溝３５が形成されており、こ
れら複数本のトリミング溝３５によりコンデンサの容量
が調整されている。また、図３（ｂ）では、厚膜誘電体
層３３およびすて電極層３４にコ字状のトリミング溝３
６が形成されており、このトリミング溝３６によりコン
デンサの容量が調整されている。
【００２２】尚、図３（ａ）においてすて電極層３４の
みをトリミングしてもよく、すて電極層３４の面積が減
少し、これに伴ない電気力線も減少するため少量の容量
トリミングができる。図４は、すて電極層が無いチップ
コンデンサが、トリミングにより容量調整された状態を
示す図である。
みをトリミングしてもよく、すて電極層３４の面積が減
少し、これに伴ない電気力線も減少するため少量の容量
トリミングができる。図４は、すて電極層が無いチップ
コンデンサが、トリミングにより容量調整された状態を
示す図である。
【００２３】図４（ａ），（ｂ）には、一対の厚膜平行
電極層４１，４２上に厚膜誘電体層４３が形成されてい
る。図４（ａ）では一対の厚膜平行電極層４１，４２お
よび厚膜誘電体層４３にコ字状のトリミング溝４４が形
成されており、このトリミング溝４４によりコンデンサ
の容量を調整している。一方、図４（ｂ）では、図４
（ａ）に示すトリミング溝４４に加え、さらに複数本の
トリミング溝４５が形成されており、これによりコンデ
ンサ容量がより減少する方向に調整されている。
電極層４１，４２上に厚膜誘電体層４３が形成されてい
る。図４（ａ）では一対の厚膜平行電極層４１，４２お
よび厚膜誘電体層４３にコ字状のトリミング溝４４が形
成されており、このトリミング溝４４によりコンデンサ
の容量を調整している。一方、図４（ｂ）では、図４
（ａ）に示すトリミング溝４４に加え、さらに複数本の
トリミング溝４５が形成されており、これによりコンデ
ンサ容量がより減少する方向に調整されている。
【００２４】図５は、電極ギャップで互いに分離された
一対の櫛形電極層を示す図である。このように、電極ギ
ャップ５３で互いに分離された一対の櫛形電極層５１，
５２を形成すると、櫛形電極層５１，５２相互間の、互
いに対抗する部分の電極面積が櫛形形状のため大きくな
り、このため大きなコンデンサ容量が容易に得られる。
一対の櫛形電極層を示す図である。このように、電極ギ
ャップ５３で互いに分離された一対の櫛形電極層５１，
５２を形成すると、櫛形電極層５１，５２相互間の、互
いに対抗する部分の電極面積が櫛形形状のため大きくな
り、このため大きなコンデンサ容量が容易に得られる。
【００２５】図６は、アルミナ基板両面に形成されたコ
ンデンサ素子どうしが外部電極で並列に接続されたチッ
プコンデンサを示す図である。図６に示すチップコンデ
ンサを製造するには、アルミナ基板６１の、図６の上面
に厚膜誘電体層６２ａと、その厚膜誘電体層６２ａを介
して互いに隔てられた一対の厚膜平行電極層６２ｂ，６
２ｃとからなるコンデンサ素子６２を形成する。また、
アルミナ基板６１の、図６の下面にも同様にして厚膜誘
電体層６３ａと厚膜平行電極層６３ｂ，６３ｃとからな
るコンデンサ素子６３を形成する。さらに厚膜平行電極
層６２ｂ，６３ｂと外部電極６４とを接続し、また厚膜
平行電極層６２ｃ，６３ｃと外部電極６５とを接続す
る。
ンデンサ素子どうしが外部電極で並列に接続されたチッ
プコンデンサを示す図である。図６に示すチップコンデ
ンサを製造するには、アルミナ基板６１の、図６の上面
に厚膜誘電体層６２ａと、その厚膜誘電体層６２ａを介
して互いに隔てられた一対の厚膜平行電極層６２ｂ，６
２ｃとからなるコンデンサ素子６２を形成する。また、
アルミナ基板６１の、図６の下面にも同様にして厚膜誘
電体層６３ａと厚膜平行電極層６３ｂ，６３ｃとからな
るコンデンサ素子６３を形成する。さらに厚膜平行電極
層６２ｂ，６３ｂと外部電極６４とを接続し、また厚膜
平行電極層６２ｃ，６３ｃと外部電極６５とを接続す
る。
【００２６】このようにしてコンデンサ素子６２とコン
デンサ素子６３とが互いに並列に接続されたチップコン
デンサを製造する。このチップコンデンサは、アルミナ
基板６１の両面に、並列接続されたコンデンサ素子６
２，６３が形成されているため、アルミナ基板６１の片
面にコンデンサ素子を形成したものと比較し、倍の容量
が容易に得られる。
デンサ素子６３とが互いに並列に接続されたチップコン
デンサを製造する。このチップコンデンサは、アルミナ
基板６１の両面に、並列接続されたコンデンサ素子６
２，６３が形成されているため、アルミナ基板６１の片
面にコンデンサ素子を形成したものと比較し、倍の容量
が容易に得られる。
【００２７】図７は、アルミナ基板両面にコンデンサ素
子が形成されたチップコンデンサの上面図、図８は、図
７に示すチップコンデンサを回路基板上に立てた状態に
実装した場合の上面図（ａ）および側面図（ｂ）であ
る。図７に示すチップコンデンサを製造するには、図６
と同様にアルミナ基板７１の、図７の上面に厚膜誘電体
層７２ａと厚膜平行電極層７２ｂ，７２ｃとからなるコ
ンデンサ素子７２を形成する。また、アルミナ基板７１
の、図７の下面にも、厚膜誘電体層７３ａと厚膜平行電
極層７３ｂ，７３ｃとからなるコンデンサ素子７３を形
成する。このようにして製造したチップコンデンサを、
図８に示すように回路基板８３上に形成された信号ライ
ン８１ａ，８１ｂ，８２ａ，８２ｂ上に立てた状態に実
装する。このように実装すると図８（ａ）に示すように
信号ライン８１ａ，８１ｂと厚膜平行電極層７２ｂ，７
２ｃとがそれぞれ接続され、これにより信号ライン８１
ａ，８１ｂ間にコンデンサ素子７２が配置される。同様
にして信号ライン８２ａ，８２ｂと厚膜平行電極層７３
ｂ，７３ｃとがそれぞれ接続され、これにより信号ライ
ン８２ａ，８２ｂ間にコンデンサ素子７３が配置され
る。このように１つのチップコンデンサで２つのコンデ
ンサ素子７２，７３が実装されるため、手間が削減され
るとともに、チップコンデンサの、回路基板への実装密
度が高まり、回路基板の信号ラインどうしの間隔も狭く
て済み、回路基板の面積も小さくて済む。またチップコ
ンデンサや回路基板の放熱特性も高まる。
子が形成されたチップコンデンサの上面図、図８は、図
７に示すチップコンデンサを回路基板上に立てた状態に
実装した場合の上面図（ａ）および側面図（ｂ）であ
る。図７に示すチップコンデンサを製造するには、図６
と同様にアルミナ基板７１の、図７の上面に厚膜誘電体
層７２ａと厚膜平行電極層７２ｂ，７２ｃとからなるコ
ンデンサ素子７２を形成する。また、アルミナ基板７１
の、図７の下面にも、厚膜誘電体層７３ａと厚膜平行電
極層７３ｂ，７３ｃとからなるコンデンサ素子７３を形
成する。このようにして製造したチップコンデンサを、
図８に示すように回路基板８３上に形成された信号ライ
ン８１ａ，８１ｂ，８２ａ，８２ｂ上に立てた状態に実
装する。このように実装すると図８（ａ）に示すように
信号ライン８１ａ，８１ｂと厚膜平行電極層７２ｂ，７
２ｃとがそれぞれ接続され、これにより信号ライン８１
ａ，８１ｂ間にコンデンサ素子７２が配置される。同様
にして信号ライン８２ａ，８２ｂと厚膜平行電極層７３
ｂ，７３ｃとがそれぞれ接続され、これにより信号ライ
ン８２ａ，８２ｂ間にコンデンサ素子７３が配置され
る。このように１つのチップコンデンサで２つのコンデ
ンサ素子７２，７３が実装されるため、手間が削減され
るとともに、チップコンデンサの、回路基板への実装密
度が高まり、回路基板の信号ラインどうしの間隔も狭く
て済み、回路基板の面積も小さくて済む。またチップコ
ンデンサや回路基板の放熱特性も高まる。
【００２８】尚、本実施例では、ベースとなる基板とし
てアルミナ基板が用いられているが、本発明のチップコ
ンデンサの製造方法および実装方法では必ずしもアルミ
ナ基板を用いるものである必要はなく、そのほかのセラ
ミックス基板を用いてもよい。
てアルミナ基板が用いられているが、本発明のチップコ
ンデンサの製造方法および実装方法では必ずしもアルミ
ナ基板を用いるものである必要はなく、そのほかのセラ
ミックス基板を用いてもよい。
【００２９】
【発明の効果】以上説明したように、本発明のチップコ
ンデンサの製造方法は、一対の厚膜平行電極層を形成
し、その厚膜平行電極層上に厚膜誘電体層を積層するコ
ンデンサ作製工程を複数回繰り返し、厚膜誘電体層をト
リミングする方法のため、製造コストの低減化が図られ
るとともに、容量が高精度に調整された大容量のチップ
コンデンサが容易に製造される。
ンデンサの製造方法は、一対の厚膜平行電極層を形成
し、その厚膜平行電極層上に厚膜誘電体層を積層するコ
ンデンサ作製工程を複数回繰り返し、厚膜誘電体層をト
リミングする方法のため、製造コストの低減化が図られ
るとともに、容量が高精度に調整された大容量のチップ
コンデンサが容易に製造される。
【００３０】また、本発明のチップコンデンサの実装方
法は、基板両面にコンデンサを形成し、その基板を回路
基板上に立てた状態にそのコンデンサを実装するため、
１つのチップコンデンサで２つのコンデンサ素子が実装
され手間が削減されるとともに回路基板の実装密度が高
まる。
法は、基板両面にコンデンサを形成し、その基板を回路
基板上に立てた状態にそのコンデンサを実装するため、
１つのチップコンデンサで２つのコンデンサ素子が実装
され手間が削減されるとともに回路基板の実装密度が高
まる。
【図１】本発明の一実施例のチップコンデンサの製造過
程を示す図である。
程を示す図である。
【図２】図１（ｇ）に示す製造過程において、コンデン
サの容量をトリミングの深さにより調整した状態を示す
図である。
サの容量をトリミングの深さにより調整した状態を示す
図である。
【図３】すて電極層を有するチップコンデンサが、トリ
ミングにより容量調整された状態を示す図である。
ミングにより容量調整された状態を示す図である。
【図４】すて電極層が無いチップコンデンサが、トリミ
ングにより容量調整された状態を示す図である。
ングにより容量調整された状態を示す図である。
【図５】電極ギャップで互いに分離された一対の櫛形電
極層を示す図である。
極層を示す図である。
【図６】アルミナ基板両面に形成されたコンデンサ素子
どうしが外部電極で並列に接続されたチップコンデンサ
を示す図である。
どうしが外部電極で並列に接続されたチップコンデンサ
を示す図である。
【図７】アルミナ基板両面にコンデンサ素子が形成され
たチップコンデンサの上面図である。
たチップコンデンサの上面図である。
【図８】図７に示すチップコンデンサを回路基板上に立
てた状態に実装した場合の上面図（ａ）および側面図
（ｂ）である。
てた状態に実装した場合の上面図（ａ）および側面図
（ｂ）である。
【図９】従来の大容量のチップコンデンサの断面図であ
る。
る。
１１，６１，７１ アルミナ基板 １２ ガラス層 １３，１３ａ，１３ｂ，１４，１４ａ，１４ｂ，３１，
３２，４１，４２，６２ｂ，６２ｃ，６３ｂ，６３ｃ，
７２ｂ，７２ｃ，７３ｂ，７３ｃ 厚膜平行電極層 １５，１５ａ，１５ｂ，３３，４３，６２ａ，６３ａ，
７２ａ，７３ａ 厚膜誘電体層 １６，３４ すて電極層 １７，２３ オーバーコートガラス層 １８，１９，６４，６５ 外部電極 ２１，２２，３５，３６，４４，４５，５３ トリミン
グ溝 ５１，５２ 櫛形電極層 ６２，６３，７２，７３ コンデンサ素子 ８１ａ，８１ｂ，８２ａ，８２ｂ 信号ライン ８３ 回路基板
３２，４１，４２，６２ｂ，６２ｃ，６３ｂ，６３ｃ，
７２ｂ，７２ｃ，７３ｂ，７３ｃ 厚膜平行電極層 １５，１５ａ，１５ｂ，３３，４３，６２ａ，６３ａ，
７２ａ，７３ａ 厚膜誘電体層 １６，３４ すて電極層 １７，２３ オーバーコートガラス層 １８，１９，６４，６５ 外部電極 ２１，２２，３５，３６，４４，４５，５３ トリミン
グ溝 ５１，５２ 櫛形電極層 ６２，６３，７２，７３ コンデンサ素子 ８１ａ，８１ｂ，８２ａ，８２ｂ 信号ライン ８３ 回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7924−5Ｅ Ｈ０１Ｇ 4/34
Claims (6)
- 【請求項１】 基板上に、一対の厚膜平行電極層を形成
し、該厚膜平行電極層上に厚膜誘電体層を積層するコン
デンサ作製工程を複数回繰り返し、 前記厚膜誘電体層をトリミングすることを特徴とするチ
ップコンデンサの製造方法。 - 【請求項２】 前記コンデンサ作製工程の繰り返し回数
によりコンデンサ容量を調整することを特徴とする請求
項１記載のチップコンデンサの製造方法。 - 【請求項３】 トリミングの長さおよび深さのうちの少
なくとも一方によりコンデンサ容量を調整することを特
徴とする請求項１記載のチップコンデンサの製造方法。 - 【請求項４】 前記基板両面に、前記一対の厚膜平行電
極層と前記厚膜誘電体層とからなるコンデンサを作製す
ることを特徴とする請求項１から３のうちいずれか１項
記載のチップコンデンサの製造方法。 - 【請求項５】 基板両面に、厚膜誘電体層と、該厚膜誘
電体層を介して互いに隔てられた一対の厚膜平行電極層
とからなるコンデンサを形成し、 前記基板両面に形成されたコンデンサどうしが並列に接
続されるように該コンデンサと電気的に接続された一対
の外部電極を形成することを特徴とするチップコンデン
サの製造方法。 - 【請求項６】 基板両面に、厚膜誘電体層と、該厚膜誘
電体層を介して互いに隔てられた一対の厚膜平行電極層
とからなるコンデンサを形成し、 前記基板を回路基板上に立てた状態に該コンデンサを実
装することを特徴とするチップコンデンサの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1941795A JPH08213277A (ja) | 1995-02-07 | 1995-02-07 | チップコンデンサの製造方法および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1941795A JPH08213277A (ja) | 1995-02-07 | 1995-02-07 | チップコンデンサの製造方法および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213277A true JPH08213277A (ja) | 1996-08-20 |
Family
ID=11998692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1941795A Withdrawn JPH08213277A (ja) | 1995-02-07 | 1995-02-07 | チップコンデンサの製造方法および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529233A (ja) * | 2006-03-10 | 2009-08-13 | ジョインセット カンパニー リミテッド | セラミック部品要素、セラミック部品及びその製造方法 |
-
1995
- 1995-02-07 JP JP1941795A patent/JPH08213277A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009529233A (ja) * | 2006-03-10 | 2009-08-13 | ジョインセット カンパニー リミテッド | セラミック部品要素、セラミック部品及びその製造方法 |
| JP4744609B2 (ja) * | 2006-03-10 | 2011-08-10 | ジョインセット カンパニー リミテッド | セラミック部品要素、セラミック部品及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513350A (en) | Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value | |
| JPH10241991A (ja) | 積層コンデンサとそのトリミング方法 | |
| JP2001210544A (ja) | チップ積層セラミックコンデンサ | |
| US4267634A (en) | Method for making a chip circuit component | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPS6235257B2 (ja) | ||
| JPH08213277A (ja) | チップコンデンサの製造方法および実装方法 | |
| JPH0563007B2 (ja) | ||
| JP4023133B2 (ja) | 積層セラミックコンデンサおよびその容量調整方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
| JP3331807B2 (ja) | 積層型チップサーミスタの製造方法 | |
| JP3266477B2 (ja) | 積層コンデンサの製造方法 | |
| JP2001118705A (ja) | チップ型抵抗器 | |
| JPH06275462A (ja) | 積層チップコンデンサ及びその容量調整方法 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2000252154A (ja) | 複合型積層セラミックコンデンサ | |
| JPH09260207A (ja) | 積層コンデンサの製造方法 | |
| JPS6234437Y2 (ja) | ||
| JP3464112B2 (ja) | コンデンサの製造方法 | |
| JPH01114210A (ja) | 遅延線 | |
| JPS60102725A (ja) | トリミングコンデンサ及びその製造方法 | |
| JP2001015377A (ja) | 電子部品の製造方法及び電子部品 | |
| JPH0562858A (ja) | 単板チツプコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |