JPH02303001A - 厚膜素子 - Google Patents
厚膜素子Info
- Publication number
- JPH02303001A JPH02303001A JP1124670A JP12467089A JPH02303001A JP H02303001 A JPH02303001 A JP H02303001A JP 1124670 A JP1124670 A JP 1124670A JP 12467089 A JP12467089 A JP 12467089A JP H02303001 A JPH02303001 A JP H02303001A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- electrode layers
- resistor
- layers
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 238000009966 trimming Methods 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は厚膜素子に係り、特に抵抗性の精度が良好な厚
膜素子に関する。
膜素子に関する。
（従来の技術）
たとえばアルミナ基板面に、厚膜印刷法で厚さ１０μ鱈
程度以上の複数対の電極層を被着形成し、これら対を成
す電極層に跨がらせて、同じく厚膜印刷法で抵抗体層を
被若形成して成る厚膜素子が実用に供されている。第２
図はこのような厚膜素子の構成例を平面的に、また第３
図は断面的にそれぞれ示したもので、１はアルミナ基板
、２ａおよび２ｂは互いに対を成す電極層、３は前記電
極層２ａ、２ｂ間に跨がりかつ電気的に接続して配設さ
れた抵抗体層である。しかして、この厚膜素子も他の電
子部品の例に漏れず、小形化の傾向にある。
程度以上の複数対の電極層を被着形成し、これら対を成
す電極層に跨がらせて、同じく厚膜印刷法で抵抗体層を
被若形成して成る厚膜素子が実用に供されている。第２
図はこのような厚膜素子の構成例を平面的に、また第３
図は断面的にそれぞれ示したもので、１はアルミナ基板
、２ａおよび２ｂは互いに対を成す電極層、３は前記電
極層２ａ、２ｂ間に跨がりかつ電気的に接続して配設さ
れた抵抗体層である。しかして、この厚膜素子も他の電
子部品の例に漏れず、小形化の傾向にある。
（発明が解決しようとする課題）
しかし、上記構成の厚膜素子の場合には次のような不都
合が往々認められる。すなわち、電極層２ａ、２ｂ間に
跨がりかつ電気的に接続して配設された抵抗体層３につ
いて、抵抗値粘度の低下が見られ、所望の機能を十分に
果し得ず、歩留りの悪さとともに実用上大きな問題を呈
している。本発明者らはこの点について、種々検討を進
めた結果前記厚膜印刷で形成した抵抗体層３の断面形状
の歪みに大きく影響されていることを確認した。つまり
、電極層２ａ、２ｂが１０μｍ以上と比較的厚く形成さ
れているた゛め、これら電極層２ａ、２ｂ間に跨がりか
つ電気的に接続して配設された抵抗体層３の断面形状は
、前記第３図に示すようになって歪みを生じて抵抗値の
精度低下を招来する。しかして、この抵抗値の精度が低
下する問題は厚膜索子の微小化乃至小形化に伴い顕著に
現われる。たとえば抵抗体層３を１ｌｌＩ１２程度の大
きさとし、高密度な抵抗アレーチップとする場合、前記
断面形状の歪みによる抵抗値精度の劣化が激しくなる傾
向が認められる。
合が往々認められる。すなわち、電極層２ａ、２ｂ間に
跨がりかつ電気的に接続して配設された抵抗体層３につ
いて、抵抗値粘度の低下が見られ、所望の機能を十分に
果し得ず、歩留りの悪さとともに実用上大きな問題を呈
している。本発明者らはこの点について、種々検討を進
めた結果前記厚膜印刷で形成した抵抗体層３の断面形状
の歪みに大きく影響されていることを確認した。つまり
、電極層２ａ、２ｂが１０μｍ以上と比較的厚く形成さ
れているた゛め、これら電極層２ａ、２ｂ間に跨がりか
つ電気的に接続して配設された抵抗体層３の断面形状は
、前記第３図に示すようになって歪みを生じて抵抗値の
精度低下を招来する。しかして、この抵抗値の精度が低
下する問題は厚膜索子の微小化乃至小形化に伴い顕著に
現われる。たとえば抵抗体層３を１ｌｌＩ１２程度の大
きさとし、高密度な抵抗アレーチップとする場合、前記
断面形状の歪みによる抵抗値精度の劣化が激しくなる傾
向が認められる。
［発明の構成］
（課題を解決するための手段）
本発明は上記事情に対処してなされたもので、セラミッ
ク絶縁基板と、前記セラミック絶縁基板の所定面に厚膜
印刷で被管形成された対を成す電極層と、前記電極層に
跨がりかつ、電気的に接続させて厚膜印刷で被管形成さ
れた抵抗体層とを具備して成る厚膜素子において、前記
電極層の膜厚を５μｍ以下に設定したことを骨子とする
。
ク絶縁基板と、前記セラミック絶縁基板の所定面に厚膜
印刷で被管形成された対を成す電極層と、前記電極層に
跨がりかつ、電気的に接続させて厚膜印刷で被管形成さ
れた抵抗体層とを具備して成る厚膜素子において、前記
電極層の膜厚を５μｍ以下に設定したことを骨子とする
。
（作 用）
本発明によれば、厚膜印刷で被管形成された対を成す電
極層の厚さが５μ■以下と比較的薄く設定しであるため
、対を成す電極層に跨がりかつ、電気的に接続させて厚
膜印刷で被管形成された抵抗体層の断面形状はフラット
となり、前記断面形状の歪みに起因する抵抗値の精度低
下乃至劣化が全面的に除去される。
極層の厚さが５μ■以下と比較的薄く設定しであるため
、対を成す電極層に跨がりかつ、電気的に接続させて厚
膜印刷で被管形成された抵抗体層の断面形状はフラット
となり、前記断面形状の歪みに起因する抵抗値の精度低
下乃至劣化が全面的に除去される。
（実施例）
以下第１図を参照して本発明の詳細な説明する。第１図
において、１はセラミック絶縁基板、２ａ、２ｂは前記
セラミック絶縁基板１の所定面に厚膜印刷でアレイ状に
被管形成された対を成す電極層で、この電極層は膜厚が
５μＩ以下に設定されている。３は前記電極層２ａ、２
ｂに跨がりかつ、電気的に接続させて厚膜印刷でアレイ
状に被管形成された抵抗体層でこれらによって所要の厚
膜索子が構成されている。
において、１はセラミック絶縁基板、２ａ、２ｂは前記
セラミック絶縁基板１の所定面に厚膜印刷でアレイ状に
被管形成された対を成す電極層で、この電極層は膜厚が
５μＩ以下に設定されている。３は前記電極層２ａ、２
ｂに跨がりかつ、電気的に接続させて厚膜印刷でアレイ
状に被管形成された抵抗体層でこれらによって所要の厚
膜索子が構成されている。
しかして、このような本発明に係る厚膜素子は次のよう
に常套の手段によって容易に製造し得る。
に常套の手段によって容易に製造し得る。
先ずセラミック絶縁基板、たとえばアルミナ基板を用意
し、このアルミナ基板の所定面に厚膜印刷法によって、
導電性ペーストを印刷して対を成す電極層を被着形成す
る。この際印刷電極層の厚さは最終的に焼成して形成す
る電極層２ａ、２ｂの厚さが５μ層以下を保持し得るよ
うに印刷する。次いで前記所定の電極層を印刷形成した
アルミナ基板について、加熱処理を施して、所要の電極
層を焼成により形成する。上記により所要の電極層２ａ
、２ｂを焼成形成した後、この対を成す電極層２ａ、２
ｂ間にその電極層２ａ、２ｂに一部を跨がせて、厚膜印
刷法によって抵抗体用ペーストを印刷被着させ、要すれ
ば適宜乾燥させてから加熱処理を施し前記印刷抵抗体層
を焼成して抵抗体層３を形成することにより、所望の厚
膜素子が得られる。たとえばアルミナ基板１の所定面に
電極間圧１１ｆｔ ０．５ｍｓとし形成した厚さ４μ−
の電極層２ａ、２ｂの互いに対向する側にそれぞれ０．
１ｍｍ重なるよに抵抗体層３を配設して成る厚膜索子は
、第１図に示したように抵抗体層３が平滑であり、トリ
ミング処理をしなくても抵抗値精度が±２０％以内のも
のが歩留り９５％以上であった。また、電極層２ａ、２
ｂおよび抵抗体層３をそれぞれアレイ状に形成した場合
には、複数の抵抗機能を要求されるデジタル回路のプル
アップ抵抗としてトリミング無しでも十分実用に洪し得
た。
し、このアルミナ基板の所定面に厚膜印刷法によって、
導電性ペーストを印刷して対を成す電極層を被着形成す
る。この際印刷電極層の厚さは最終的に焼成して形成す
る電極層２ａ、２ｂの厚さが５μ層以下を保持し得るよ
うに印刷する。次いで前記所定の電極層を印刷形成した
アルミナ基板について、加熱処理を施して、所要の電極
層を焼成により形成する。上記により所要の電極層２ａ
、２ｂを焼成形成した後、この対を成す電極層２ａ、２
ｂ間にその電極層２ａ、２ｂに一部を跨がせて、厚膜印
刷法によって抵抗体用ペーストを印刷被着させ、要すれ
ば適宜乾燥させてから加熱処理を施し前記印刷抵抗体層
を焼成して抵抗体層３を形成することにより、所望の厚
膜素子が得られる。たとえばアルミナ基板１の所定面に
電極間圧１１ｆｔ ０．５ｍｓとし形成した厚さ４μ−
の電極層２ａ、２ｂの互いに対向する側にそれぞれ０．
１ｍｍ重なるよに抵抗体層３を配設して成る厚膜索子は
、第１図に示したように抵抗体層３が平滑であり、トリ
ミング処理をしなくても抵抗値精度が±２０％以内のも
のが歩留り９５％以上であった。また、電極層２ａ、２
ｂおよび抵抗体層３をそれぞれアレイ状に形成した場合
には、複数の抵抗機能を要求されるデジタル回路のプル
アップ抵抗としてトリミング無しでも十分実用に洪し得
た。
上記の如く本発明に係る厚膜索子（抵抗チップ）におい
ては、電極層の厚さは常に５μｍ以下に選択、設定され
る。その理由は５μｌを超えた厚さとなると抵抗体の断
面形状の平滑性が損われて、所望通り抵抗値精度を上げ
得ないからである。
ては、電極層の厚さは常に５μｍ以下に選択、設定され
る。その理由は５μｌを超えた厚さとなると抵抗体の断
面形状の平滑性が損われて、所望通り抵抗値精度を上げ
得ないからである。
なお、上記例では基板として、アルミナ基板を用いた場
合について説明したが、アルミナ基板以外の他の絶縁性
セラミックス基板も使用し得るし、また対を成す電極層
の間隔や大きさなども上記例示に限定されないことは勿
論である。
合について説明したが、アルミナ基板以外の他の絶縁性
セラミックス基板も使用し得るし、また対を成す電極層
の間隔や大きさなども上記例示に限定されないことは勿
論である。
［発明の効果］
本発明に係る厚膜素子乃至抵抗チップは、トリミング処
理など要せずとも実用に供し得る。つまり構成乃至製造
した時点で、製品の９５％以上が抵抗値精度±２０％以
内の範囲に収まっているので、この種の抵抗チップ汐（
通常抵抗値精度±２０％以内ならそのまま、十分に満足
して実用に供されている実情からして、前記歩留りの高
さく９５％以上）からして実用上多くの利点をもたらす
ものと言える。
理など要せずとも実用に供し得る。つまり構成乃至製造
した時点で、製品の９５％以上が抵抗値精度±２０％以
内の範囲に収まっているので、この種の抵抗チップ汐（
通常抵抗値精度±２０％以内ならそのまま、十分に満足
して実用に供されている実情からして、前記歩留りの高
さく９５％以上）からして実用上多くの利点をもたらす
ものと言える。
第１図は本発明に係る膜厚素子の一構成例を示す断面図
、第２図はアレイ状の膜厚素子の構成例を示す平面図、
第３図は従来の膜厚素子の構成例を示す断面図である。 １・・・・・・・・・セラミックス絶縁Ｊ！仮２ａ、２
ｂ・・・対を成す電極層 ３・・・・・・・・・抵抗体層 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 ｂ 菓２図
、第２図はアレイ状の膜厚素子の構成例を示す平面図、
第３図は従来の膜厚素子の構成例を示す断面図である。 １・・・・・・・・・セラミックス絶縁Ｊ！仮２ａ、２
ｂ・・・対を成す電極層 ３・・・・・・・・・抵抗体層 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 ｂ 菓２図
Claims (1)
- セラミック絶縁基板と、前記セラミック絶縁基板の所定
面に厚膜印刷で被着形成された対を成す電極層と、前記
電極層に跨がりかつ、電気的に接続させて厚膜印刷で被
着形成された抵抗体層とを具備し、前記電極層の膜厚を
５μｍ以下に設定したことを特徴とする厚膜素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124670A JPH02303001A (ja) | 1989-05-18 | 1989-05-18 | 厚膜素子 |
| KR1019900006848A KR900019218A (ko) | 1989-05-18 | 1990-05-14 | 후막소자 |
| EP90109475A EP0398364B1 (en) | 1989-05-18 | 1990-05-18 | Thick-film element having flattened resistor layer |
| DE69028039T DE69028039T2 (de) | 1989-05-18 | 1990-05-18 | Dickschicht-Element mit abgeflachter Widerstandsschicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124670A JPH02303001A (ja) | 1989-05-18 | 1989-05-18 | 厚膜素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02303001A true JPH02303001A (ja) | 1990-12-17 |
Family
ID=14891155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1124670A Pending JPH02303001A (ja) | 1989-05-18 | 1989-05-18 | 厚膜素子 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0398364B1 (ja) |
| JP (1) | JPH02303001A (ja) |
| KR (1) | KR900019218A (ja) |
| DE (1) | DE69028039T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755753A1 (de) * | 1997-12-16 | 1999-06-17 | Bosch Gmbh Robert | Widerstandsbauelement und Verfahren zu seiner Herstellung |
| CN101315824B (zh) * | 2008-06-30 | 2011-01-12 | 广东风华高新科技股份有限公司 | 一种陶瓷基片电阻板的制备方法及所得的电阻板 |
| CN105304241B (zh) * | 2014-06-20 | 2017-11-17 | 昆山厚声电子工业有限公司 | 厚膜高功率低阻值贴片电阻器及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137401A (ja) * | 1986-11-29 | 1988-06-09 | 日本電気株式会社 | 厚膜回路基板 |
| JPS63153888A (ja) * | 1986-12-17 | 1988-06-27 | 日本電気株式会社 | 厚膜回路基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447664A (en) * | 1977-09-21 | 1979-04-14 | Toshiba Corp | Production of head for heat sensitive recording |
| US4343833A (en) * | 1979-06-26 | 1982-08-10 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing thermal head |
| DD206601B1 (de) * | 1981-07-24 | 1986-04-09 | Joachim Reimann | Schichtwiderstand auf dielektrischem substrat, insbesondere fuer mikrowellenbauteile |
-
1989
- 1989-05-18 JP JP1124670A patent/JPH02303001A/ja active Pending
-
1990
- 1990-05-14 KR KR1019900006848A patent/KR900019218A/ko not_active Application Discontinuation
- 1990-05-18 EP EP90109475A patent/EP0398364B1/en not_active Expired - Lifetime
- 1990-05-18 DE DE69028039T patent/DE69028039T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63137401A (ja) * | 1986-11-29 | 1988-06-09 | 日本電気株式会社 | 厚膜回路基板 |
| JPS63153888A (ja) * | 1986-12-17 | 1988-06-27 | 日本電気株式会社 | 厚膜回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0398364B1 (en) | 1996-08-14 |
| EP0398364A3 (en) | 1991-02-06 |
| EP0398364A2 (en) | 1990-11-22 |
| DE69028039D1 (de) | 1996-09-19 |
| KR900019218A (ko) | 1990-12-24 |
| DE69028039T2 (de) | 1997-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JPH05166668A (ja) | 埋設キャパシタを含んでいる低温共焼成構造 | |
| JPH04159785A (ja) | 電歪効果素子 | |
| US4584553A (en) | Coated layer type resistor device | |
| JPH02303001A (ja) | 厚膜素子 | |
| US4538346A (en) | Method for manufacture of selectively coated carrier plate | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JPS636121B2 (ja) | ||
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2002246211A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
| JP2975806B2 (ja) | メッキ電極を有する電子部品及びその製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JPS61154097A (ja) | 厚膜多層バイヤホ−ル形成方法 | |
| JPH07201507A (ja) | チップ抵抗器及びその製造方法 | |
| JPH01214153A (ja) | 半導体装置 | |
| JPH09153435A (ja) | 厚膜コンデンサ素子 | |
| JPH04354315A (ja) | 厚膜コンデンサ | |
| JPH04299587A (ja) | 電歪効果素子 | |
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPS5816502A (ja) | 電子部品及びその製造方法 |