JPH05166668A - 埋設キャパシタを含んでいる低温共焼成構造 - Google Patents
埋設キャパシタを含んでいる低温共焼成構造Info
- Publication number
- JPH05166668A JPH05166668A JP4147644A JP14764492A JPH05166668A JP H05166668 A JPH05166668 A JP H05166668A JP 4147644 A JP4147644 A JP 4147644A JP 14764492 A JP14764492 A JP 14764492A JP H05166668 A JPH05166668 A JP H05166668A
- Authority
- JP
- Japan
- Prior art keywords
- low
- dielectric material
- electrodes
- low temperature
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、共焼成処理中に歪み、亀裂あるい
は撓みを生ずることのない埋設キャパシタを含んでいる
低温共焼成セラミック構造を提供すること目的とする。 【構成】 第1および第2の電極3と、それらの電極間
の高いKの誘電体材料層5と、高いKの誘電体材料層5
の厚さ方向のほぼ中央を通る平面に対して対称に第1お
よび第2の電極3の外側に配置されている低いKの誘電
体材料層7とを含んでいる埋設キャパシタを具備し、電
極3の外側に配置された低いKの誘電体材料層7によっ
て共焼成処理中に歪み、亀裂あるいは撓みを防止するこ
とを特徴とする。
は撓みを生ずることのない埋設キャパシタを含んでいる
低温共焼成セラミック構造を提供すること目的とする。 【構成】 第1および第2の電極3と、それらの電極間
の高いKの誘電体材料層5と、高いKの誘電体材料層5
の厚さ方向のほぼ中央を通る平面に対して対称に第1お
よび第2の電極3の外側に配置されている低いKの誘電
体材料層7とを含んでいる埋設キャパシタを具備し、電
極3の外側に配置された低いKの誘電体材料層7によっ
て共焼成処理中に歪み、亀裂あるいは撓みを防止するこ
とを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、低温共焼成セラミック
構造(「LTCC」)に関し、特に、LTCC構造内へ
のキャパシタの埋設に関する。
構造(「LTCC」)に関し、特に、LTCC構造内へ
のキャパシタの埋設に関する。
【0002】
【従来の技術】小型化した電子回路、特にキャパシタに
対する多数のおよび増大する必要性が存在する。
対する多数のおよび増大する必要性が存在する。
【0003】チップキャパシタは、この必要性を満たす
部品として使用されている。しかしながら、これらはト
ップレベルの実際的技術を利用し、組立ておよび追跡を
するための労力を必要とする。
部品として使用されている。しかしながら、これらはト
ップレベルの実際的技術を利用し、組立ておよび追跡を
するための労力を必要とする。
【0004】探究されている別の方法は、キャブストレ
イト(capstrates)である。しかしながら、
これらは、付加的な労力および材料を必要とし、信号相
互接続を生成するために処理が必要である。
イト(capstrates)である。しかしながら、
これらは、付加的な労力および材料を必要とし、信号相
互接続を生成するために処理が必要である。
【0005】急速に発展している別の技術は、低温共焼
成セラミック(「LTCC」)を使用する。LTCCテ
ープの積層が種々の電子部品の周囲に適応される。結果
的な構造は低温焼成によって積層体とされる。
成セラミック(「LTCC」)を使用する。LTCCテ
ープの積層が種々の電子部品の周囲に適応される。結果
的な構造は低温焼成によって積層体とされる。
【0006】残念ながら、LTCC構造中のキャパシタ
を組込むという従来の試みは共焼成中のLTCC構造の
歪み、亀裂および撓みを含む幾つかの問題に遭遇する。
を組込むという従来の試みは共焼成中のLTCC構造の
歪み、亀裂および撓みを含む幾つかの問題に遭遇する。
【0007】
【発明が解決しようとする課題】本発明の1つの目的
は、共焼成処理中に歪み、亀裂あるいは撓みを生ずるこ
とのない埋設キャパシタを含んでいる低温共焼成セラミ
ック構造(「LTCC」)を提供することである。
は、共焼成処理中に歪み、亀裂あるいは撓みを生ずるこ
とのない埋設キャパシタを含んでいる低温共焼成セラミ
ック構造(「LTCC」)を提供することである。
【0008】本発明の別の目的は、単位面積当り多量の
キャパシタンスを有する埋設キャパシタを含んでいる低
温共焼成セラミック構造(「LTCC」)を提供するこ
とである。
キャパシタンスを有する埋設キャパシタを含んでいる低
温共焼成セラミック構造(「LTCC」)を提供するこ
とである。
【0009】本発明のさらに別の目的は、共焼成処理中
に歪み、亀裂あるいは撓みを生ずることのない次々に上
部に積重ねられた複数の埋設キャパシタを含んでいる低
温共焼成セラミック構造(「LTCC」)を提供するこ
とである。
に歪み、亀裂あるいは撓みを生ずることのない次々に上
部に積重ねられた複数の埋設キャパシタを含んでいる低
温共焼成セラミック構造(「LTCC」)を提供するこ
とである。
【0010】
【課題を解決するための手段】本発明の目的、特徴およ
び利点は、低温共焼成セラミック構造(「LTCC」)
に2つの電極を埋設し、高いKの誘電体材料によって電
極を分離し、結果的に得られた構造を高いKの誘電体材
料の厚さ方向のほぼ中央を通る平面に対して対称に配置
される低いKの誘電体材料により囲むことによって達成
される。この構成を使用するため、共焼成処理中に歪
み、亀裂あるいは撓みを生ずることなく複数のキャパシ
タは低温共焼成セラミック構造(「LTCC」)中に積
み重ねられた配置に埋設されることができる。
び利点は、低温共焼成セラミック構造(「LTCC」)
に2つの電極を埋設し、高いKの誘電体材料によって電
極を分離し、結果的に得られた構造を高いKの誘電体材
料の厚さ方向のほぼ中央を通る平面に対して対称に配置
される低いKの誘電体材料により囲むことによって達成
される。この構成を使用するため、共焼成処理中に歪
み、亀裂あるいは撓みを生ずることなく複数のキャパシ
タは低温共焼成セラミック構造(「LTCC」)中に積
み重ねられた配置に埋設されることができる。
【0011】本発明のさらに別の目的、特徴および利点
は、添付図面と共に以下の詳細な説明の考察によって明
瞭であろう。
は、添付図面と共に以下の詳細な説明の考察によって明
瞭であろう。
【0012】
【実施例】図1は、単一のキャパシタがLTCC構造に
埋設される本発明の1実施例を示す。
埋設される本発明の1実施例を示す。
【0013】図1に示されるように、LTCC構造1は
1対の電極3、高いKの誘電体5、低いKの誘電体7お
よび電極3に電気接続される貫通接続体9を含む。
1対の電極3、高いKの誘電体5、低いKの誘電体7お
よび電極3に電気接続される貫通接続体9を含む。
【0014】各電極3は、銀あるいは金のようなスクリ
ーン印刷導電性材料によって形成されることが好まし
い。高いKのLTCCテープは図1に示されるような高
いKの誘電体5に使用され、低いKのLTCCテープも
また図1に示されるような低いKの誘電体7に使用され
る。通常の誘電定数は、それぞれ低いKのテープが8で
あり、高いKのテープが1000である。
ーン印刷導電性材料によって形成されることが好まし
い。高いKのLTCCテープは図1に示されるような高
いKの誘電体5に使用され、低いKのLTCCテープも
また図1に示されるような低いKの誘電体7に使用され
る。通常の誘電定数は、それぞれ低いKのテープが8で
あり、高いKのテープが1000である。
【0015】LTCC構造を構成するための1つの効果
的な技術は、連続層に必要な材料を積み重ねることであ
る。貫通接続体9に対して適当な孔が形成され、伝導性
材料で満たされる。全体構造は、それを積層するために
低温共焼成される。
的な技術は、連続層に必要な材料を積み重ねることであ
る。貫通接続体9に対して適当な孔が形成され、伝導性
材料で満たされる。全体構造は、それを積層するために
低温共焼成される。
【0016】単一の層として示されるが、高いKのLT
CCテープ5は実際には何層かにすることが可能であ
る。逆に、複数の層で示されている低いKのLTCCテ
ープ7は、電極3の片側の単一の層のみで構成可能であ
る。共焼成中の歪み、亀裂あるいは撓みを避けるため、
低いKのLTCC材料は、高いKの誘電体材料5のほぼ
中央を通過する面に対して対称であるべきである。
CCテープ5は実際には何層かにすることが可能であ
る。逆に、複数の層で示されている低いKのLTCCテ
ープ7は、電極3の片側の単一の層のみで構成可能であ
る。共焼成中の歪み、亀裂あるいは撓みを避けるため、
低いKのLTCC材料は、高いKの誘電体材料5のほぼ
中央を通過する面に対して対称であるべきである。
【0017】図2は、複数のキャパシタがLTCC構造
に積み重ねられ、埋設されている本発明の別の実施例を
示す。
に積み重ねられ、埋設されている本発明の別の実施例を
示す。
【0018】図2に示されるように、LTCC構造11
は、貫通接続体15にそれぞれ接続される複数の電極13か
ら構成される。各電極13は、高いKの誘電体材料17およ
び低いKの誘電体材料19の交互の層によって互いに分離
されている。電極、誘電体および貫通接続体に関する図
1に関連して説明したのと同じ種類の材料は、図2に示
される構造においてもさらに有効的に使用される。
は、貫通接続体15にそれぞれ接続される複数の電極13か
ら構成される。各電極13は、高いKの誘電体材料17およ
び低いKの誘電体材料19の交互の層によって互いに分離
されている。電極、誘電体および貫通接続体に関する図
1に関連して説明したのと同じ種類の材料は、図2に示
される構造においてもさらに有効的に使用される。
【0019】有害な歪み、亀裂あるいは撓みを避けるた
め、各キャパシタに関して、低いKの誘電体材料が高い
Kの誘電体材料のほぼ中央を通過する面に対して対称に
配置されることは重要なことである。これを達成するた
めに、最も外部の電極を囲う層は、低いKの材料である
べきである。
め、各キャパシタに関して、低いKの誘電体材料が高い
Kの誘電体材料のほぼ中央を通過する面に対して対称に
配置されることは重要なことである。これを達成するた
めに、最も外部の電極を囲う層は、低いKの材料である
べきである。
【0020】上記技術の使用によって、共焼成処理中に
材料の歪み、亀裂あるいは撓みのない一辺が0.24イ
ンチ乃至1.5インチの正方形で4pf乃至22,00
0pfのキャパシタンスが得られることは認められた。
材料の歪み、亀裂あるいは撓みのない一辺が0.24イ
ンチ乃至1.5インチの正方形で4pf乃至22,00
0pfのキャパシタンスが得られることは認められた。
【0021】論議された様々な実施例が存在するが、本
発明が幅広い付加的な実施例に適応できることは当業者
に明瞭であるべきである。例えば、ある誘電体がLTC
Cテープの単一層のみの構成として示されているが、L
TCCテープの多重層は使用される。逆に、LTCCテ
ープの単一層は、多重層が示されている場合に使用され
ることができる。また、電極がLTCC構造の全体の幅
にわたる必要はない。キャパシタと別のキャパシタある
いは電気部品との間の内部埋設接続も企図されている。
したがって、本発明の技術的範囲は特許請求の範囲によ
ってのみ限定される。
発明が幅広い付加的な実施例に適応できることは当業者
に明瞭であるべきである。例えば、ある誘電体がLTC
Cテープの単一層のみの構成として示されているが、L
TCCテープの多重層は使用される。逆に、LTCCテ
ープの単一層は、多重層が示されている場合に使用され
ることができる。また、電極がLTCC構造の全体の幅
にわたる必要はない。キャパシタと別のキャパシタある
いは電気部品との間の内部埋設接続も企図されている。
したがって、本発明の技術的範囲は特許請求の範囲によ
ってのみ限定される。
【図1】単一のキャパシタがLTCC構造に埋設されて
いる本発明の1実施例の断面図。
いる本発明の1実施例の断面図。
【図2】複数のキャパシタがLTCC構造に積み重ねら
れ、埋設されている本発明の別の実施例の断面図。
れ、埋設されている本発明の別の実施例の断面図。
3,13…電極、5,17…高いKの誘電体、7,19…低い
Kの誘電体。
Kの誘電体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツェン − ツォウ・シー アメリカ合衆国、カリフォルニア州 90630、サイプレス、トリニダッド・アベ ニュー 6133
Claims (6)
- 【請求項1】 a.第1の電極と、 b.第2の電極と、 c.前記第1および第2の電極間の高いKの誘電体材料
と、 d.前記高いKの誘電体材料の厚さ方向のほぼ中央を通
る平面に対して対称に前記第1および第2の電極の外側
に配置されている低いKの誘電体材料とを含んでいる埋
設キャパシタを具備している低温共焼成セラミック構
造。 - 【請求項2】 前記高いKおよび低いKの誘電体材料が
低温共焼成セラミックテープである請求項1記載の構
造。 - 【請求項3】 前記各電極に接続された貫通接続体をさ
らに含んでいる請求項1記載の構造。 - 【請求項4】 a.スクリーン印刷された導電性材料の
平面から構成される第1の電極と、 b.前記第1の電極と接続されている貫通接続体と、 c.スクリーン印刷された導電性材料の平面から構成さ
れる第2の電極と、 d.前記第2の電極と接続されている貫通接続体と、 e.高いKを有する1以上の低温共焼成セラミックテー
プから構成される前記第1および第2の電極間の高いK
の誘電体と、 f.低いKを有する1つ以上の低温共焼成セラミックテ
ープからそれぞれ構成され、前記高いKの誘電体の厚さ
方向のほぼ中央を通る平面に関して対称に前記第1およ
び第2の電極の外側に配置されている第1および第2の
低いKの誘電体とを含んでいる埋設キャパシタを具備し
ている低温共焼成セラミック構造。 - 【請求項5】 a.第1の電極と、 b.第2の電極と、 c.前記第1および第2の電極間の高いKの誘電体材料
と、 d.高いKの誘電体材料の厚さ方向のほぼ中央を通る平
面に関して対称に第1および第2の電極の外側に配置さ
れている低いKの誘電体材料とを具備している複数の埋
設キャパシタを含む低温共焼成セラミック構造。 - 【請求項6】 貫通接続体に接続され、高いKおよび低
いKの誘電体材料の交互の平坦な層によって互いにそれ
ぞれ分離されている複数の平坦な電極を含んでおり、全
ての前記電極を囲む前記誘電体材料の層は低いKの誘電
体材料である複数の埋設キャパシタを含む低温共焼成構
造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US740359 | 1991-08-05 | ||
US07/740,359 US5144526A (en) | 1991-08-05 | 1991-08-05 | Low temperature co-fired ceramic structure containing buried capacitors |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05166668A true JPH05166668A (ja) | 1993-07-02 |
Family
ID=24976167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4147644A Pending JPH05166668A (ja) | 1991-08-05 | 1992-06-08 | 埋設キャパシタを含んでいる低温共焼成構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5144526A (ja) |
EP (1) | EP0526707A1 (ja) |
JP (1) | JPH05166668A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026529A (ja) * | 2003-07-04 | 2005-01-27 | Cmk Corp | 回路定数調整機能を備えた多層プリント配線板 |
JP2007515809A (ja) * | 2003-12-23 | 2007-06-14 | インテル・コーポレーション | 薄膜キャパシタ構造を備える集積回路パッケージ基板 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396397A (en) * | 1992-09-24 | 1995-03-07 | Hughes Aircraft Company | Field control and stability enhancement in multi-layer, 3-dimensional structures |
EP0646954A3 (en) * | 1993-09-29 | 1997-08-27 | Fujitsu Ltd | One-step etching process with low defects. |
US5601672A (en) * | 1994-11-01 | 1997-02-11 | International Business Machines Corporation | Method for making ceramic substrates from thin and thick ceramic greensheets |
US5590017A (en) * | 1995-04-03 | 1996-12-31 | Aluminum Company Of America | Alumina multilayer wiring substrate provided with high dielectric material layer |
US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
US5757611A (en) * | 1996-04-12 | 1998-05-26 | Norhtrop Grumman Corporation | Electronic package having buried passive components |
US6739027B1 (en) | 1996-06-12 | 2004-05-25 | International Business Machines Corporation | Method for producing printed circuit board with embedded decoupling capacitance |
US6343001B1 (en) | 1996-06-12 | 2002-01-29 | International Business Machines Corporation | Multilayer capacitance structure and circuit board containing the same |
US5796587A (en) * | 1996-06-12 | 1998-08-18 | International Business Machines Corporation | Printed circut board with embedded decoupling capacitance and method for producing same |
US5801108A (en) * | 1996-09-11 | 1998-09-01 | Motorola Inc. | Low temperature cofireable dielectric paste |
KR100277314B1 (ko) | 1996-11-08 | 2001-01-15 | 모기 쥰이찌 | 박막콘덴서 및 이를탑재한반도체장치 |
US5948193A (en) * | 1997-06-30 | 1999-09-07 | International Business Machines Corporation | Process for fabricating a multilayer ceramic substrate from thin greensheet |
US6072690A (en) * | 1998-01-15 | 2000-06-06 | International Business Machines Corporation | High k dielectric capacitor with low k sheathed signal vias |
US6178082B1 (en) | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
US6228196B1 (en) * | 1998-06-05 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Method of producing a multi-layer ceramic substrate |
US6205032B1 (en) * | 1999-03-16 | 2001-03-20 | Cts Corporation | Low temperature co-fired ceramic with improved registration |
US6212060B1 (en) * | 1999-03-31 | 2001-04-03 | Krypton Isolation, Inc. | Multi-capacitor device |
DE19963282A1 (de) * | 1999-12-27 | 2001-06-28 | Tridonic Bauelemente | Elektronisches Vorschaltgerät zum Betrieb einer Niederdruck-Entladungslampe |
US6452250B1 (en) * | 2000-01-20 | 2002-09-17 | Advanced Micro Devices, Inc. | Stacked integrated circuit and capacitor structure containing via structures |
US6985349B2 (en) * | 2001-12-13 | 2006-01-10 | Harris Corporation | Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods |
US6615931B2 (en) * | 2002-01-07 | 2003-09-09 | Boart Longyear Co. | Continuous feed drilling system |
KR20030084355A (ko) * | 2002-04-26 | 2003-11-01 | 엘지이노텍 주식회사 | 내장형 커패시터와 이를 포함하는 적층기판 |
US6776861B2 (en) * | 2002-06-04 | 2004-08-17 | E. I. Du Pont De Nemours And Company | Tape composition and process for internally constrained sintering of low temperature co-fired ceramic |
US6827800B2 (en) * | 2003-01-30 | 2004-12-07 | E. I. Du Pont De Nemours And Company | Process for the constrained sintering of asymmetrically configured dielectric layers |
US20040108134A1 (en) * | 2002-10-11 | 2004-06-10 | Borland William J. | Printed wiring boards having low inductance embedded capacitors and methods of making same |
KR100482822B1 (ko) * | 2002-10-24 | 2005-04-14 | 대덕전자 주식회사 | 캐패시터 내장형 인쇄 회로 기판 제조 방법 |
US7274100B2 (en) * | 2003-06-23 | 2007-09-25 | International Rectifier Corporation | Battery protection circuit with integrated passive components |
US6881895B1 (en) | 2003-09-30 | 2005-04-19 | National Semiconductor Corporation | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate |
US6873228B1 (en) | 2003-09-30 | 2005-03-29 | National Semiconductor Corporation | Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate |
US6872962B1 (en) | 2003-09-30 | 2005-03-29 | National Semiconductor Corporation | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate |
KR100670595B1 (ko) * | 2004-03-24 | 2007-01-17 | 삼성광주전자 주식회사 | 업라이트 청소기 |
US7067026B2 (en) * | 2004-11-22 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure |
US7068492B2 (en) | 2004-11-22 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure |
US7175724B2 (en) * | 2004-11-22 | 2007-02-13 | E. I. Du Pont De Nemours And Company | Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure |
US20060110602A1 (en) * | 2004-11-22 | 2006-05-25 | Wang Carl B | Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure |
US20060163768A1 (en) | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
US20060162844A1 (en) * | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
US7760485B1 (en) | 2006-11-09 | 2010-07-20 | Scientific Components Corporation | Low loss and high frequency lumped capacitor |
US9299498B2 (en) * | 2012-11-15 | 2016-03-29 | Eulex Corp. | Miniature wire-bondable capacitor |
JP2015147722A (ja) * | 2014-02-04 | 2015-08-20 | 日本碍子株式会社 | 積層体、積層体の製造方法及び粉末の製造方法 |
TWI627715B (zh) * | 2017-01-11 | 2018-06-21 | 矽品精密工業股份有限公司 | 基板結構 |
DE102018103372A1 (de) | 2017-09-04 | 2019-03-07 | Technische Universität Ilmenau | Verfahren zur Herstellung eines mikro-elektrofluidischen Moduls und seine Verwendung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6147617A (ja) * | 1984-08-14 | 1986-03-08 | 日本電気株式会社 | 積層セラミツクコンデンサ |
JPS62265795A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | コンデンサ内蔵セラミツクス基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
DE3382208D1 (de) * | 1982-12-15 | 1991-04-18 | Nec Corp | Monolithisches vielschichtkeramiksubstrat mit mindestens einer dielektrischen schicht aus einem material mit perovskit-struktur. |
GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
JPH0648666B2 (ja) * | 1987-09-29 | 1994-06-22 | 三菱マテリアル株式会社 | 積層セラミックコンデンサ及びその製法 |
US4882650A (en) * | 1988-12-05 | 1989-11-21 | Sprague Electric Company | Magnesium titanate ceramic and dual dielectric substrate using same |
US5055966A (en) * | 1990-12-17 | 1991-10-08 | Hughes Aircraft Company | Via capacitors within multi-layer, 3 dimensional structures/substrates |
-
1991
- 1991-08-05 US US07/740,359 patent/US5144526A/en not_active Expired - Lifetime
-
1992
- 1992-06-03 EP EP92109362A patent/EP0526707A1/en not_active Ceased
- 1992-06-08 JP JP4147644A patent/JPH05166668A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6147617A (ja) * | 1984-08-14 | 1986-03-08 | 日本電気株式会社 | 積層セラミツクコンデンサ |
JPS62265795A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | コンデンサ内蔵セラミツクス基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026529A (ja) * | 2003-07-04 | 2005-01-27 | Cmk Corp | 回路定数調整機能を備えた多層プリント配線板 |
JP2007515809A (ja) * | 2003-12-23 | 2007-06-14 | インテル・コーポレーション | 薄膜キャパシタ構造を備える集積回路パッケージ基板 |
Also Published As
Publication number | Publication date |
---|---|
US5144526A (en) | 1992-09-01 |
EP0526707A1 (en) | 1993-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05166668A (ja) | 埋設キャパシタを含んでいる低温共焼成構造 | |
US4436953A (en) | Bus bar assembly with discrete capacitor elements | |
US10141116B2 (en) | Composite electronic component and resistor device | |
JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
US6711029B2 (en) | Low temperature co-fired ceramic with improved shrinkage control | |
US4399321A (en) | High capacitance bus bar including multilayer ceramic capacitors | |
JPH11204309A (ja) | 積層型バリスタ | |
EP1003216A2 (en) | Multilayered ceramic structure | |
USH416H (en) | High capacitance flexible circuit | |
JP2001155962A (ja) | 貫通型コンデンサ | |
JP2001102243A (ja) | 貫通型コンデンサ | |
JPH07245240A (ja) | 電子部品 | |
JPH03125504A (ja) | ディレイライン | |
JPH0430615A (ja) | ノイズ・フイルタ | |
JPH05175071A (ja) | 積層セラミックコンデンサ | |
JPH05275960A (ja) | チップディレーライン | |
JP3175433B2 (ja) | 積層セラミック部品 | |
JPH0523043B2 (ja) | ||
JPS6214671Y2 (ja) | ||
JPH0446404A (ja) | ディレイライン | |
JPH0566951U (ja) | 積層セラミックコンデンサ | |
JPH02303001A (ja) | 厚膜素子 | |
JP2002111421A (ja) | ノイズフィルタ | |
JPH01262695A (ja) | コンデンサ素子内蔵セラミック多層基板 | |
JPH01312896A (ja) | セラミック多層基板 |