JPH0653071A - 厚膜コンデンサおよびその製造方法 - Google Patents
厚膜コンデンサおよびその製造方法Info
- Publication number
- JPH0653071A JPH0653071A JP20077692A JP20077692A JPH0653071A JP H0653071 A JPH0653071 A JP H0653071A JP 20077692 A JP20077692 A JP 20077692A JP 20077692 A JP20077692 A JP 20077692A JP H0653071 A JPH0653071 A JP H0653071A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- electrode layer
- layer
- upper electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 厚膜コンデンサの容量を修正することによ
り、コンデンサ容量のバラツキを抑え、また歩留の向上
を図り、更に、高精度な厚膜コンデンサを提供すること
を目的とする。 【構成】 絶縁基板１０と、これの表面に形成された下
部電極層１１と、下部電極層１１の上面に形成された厚
膜誘電体層１２と、厚膜誘電体層１２の上面に、下部電
極層１１と厚膜誘電体層１２を介して対向するように形
成された上部電極層１３とを有し、上部電極層の少なく
ともその一部（第２上部電極層１４）を描画法により形
成し、電極の有効面積を増大することにより、厚膜コン
デンサの容量の調整を行う。
り、コンデンサ容量のバラツキを抑え、また歩留の向上
を図り、更に、高精度な厚膜コンデンサを提供すること
を目的とする。 【構成】 絶縁基板１０と、これの表面に形成された下
部電極層１１と、下部電極層１１の上面に形成された厚
膜誘電体層１２と、厚膜誘電体層１２の上面に、下部電
極層１１と厚膜誘電体層１２を介して対向するように形
成された上部電極層１３とを有し、上部電極層の少なく
ともその一部（第２上部電極層１４）を描画法により形
成し、電極の有効面積を増大することにより、厚膜コン
デンサの容量の調整を行う。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路を構成する電
子部品のうち、表面実装用の厚膜コンデンサおよびその
製造方法に関するものである。
子部品のうち、表面実装用の厚膜コンデンサおよびその
製造方法に関するものである。
【０００２】
【従来の技術】従来の厚膜コンデンサは、図１３に示す
ように、９６アルミナ基板１と、これの表面に形成され
た下部電極層２と、その上面に形成された厚膜誘電体層
３と、その上面に形成された上部電極層４と、前記厚膜
誘電体層３の露出部を覆うように形成された保護膜５，
６を有している構成である。
ように、９６アルミナ基板１と、これの表面に形成され
た下部電極層２と、その上面に形成された厚膜誘電体層
３と、その上面に形成された上部電極層４と、前記厚膜
誘電体層３の露出部を覆うように形成された保護膜５，
６を有している構成である。
【０００３】
【発明が解決しようとする課題】しかしながら従来の構
成では、スクリーン印刷によるコンデンサ容量値精度
は、パターンの滲みによる影響から許容差±２０％が限
度であり、それ以上の高精度な許容差を得ようとすると
歩留が低下し、またレーザー修正法により容量を修正し
ようとすると、誘電体にダメージを与えコンデンサとし
ての絶縁性が失われ、絶縁抵抗値が減少する。そのため
容量の修正が困難であるという問題を有していた。
成では、スクリーン印刷によるコンデンサ容量値精度
は、パターンの滲みによる影響から許容差±２０％が限
度であり、それ以上の高精度な許容差を得ようとすると
歩留が低下し、またレーザー修正法により容量を修正し
ようとすると、誘電体にダメージを与えコンデンサとし
ての絶縁性が失われ、絶縁抵抗値が減少する。そのため
容量の修正が困難であるという問題を有していた。
【０００４】
【課題を解決するための手段】この課題を解決するため
に本発明の厚膜コンデンサは、絶縁基板と、前記絶縁基
板の表面に形成した下部電極層と、前記下部電極層の一
部を除いて覆うように形成した厚膜誘電体層と、前記厚
膜誘電体層上の一部にこの厚膜誘電体層を介して前記下
部電極層と対向するように形成した第１上部電極層と、
前記第１上部電極層に覆われていない前記厚膜誘電体層
の上面に前記第１上部電極層と接続されかつ前記厚膜誘
電体層を介して下部電極層と対向するように形成した第
２上部電極層と、前記厚膜誘電体層の露出部を覆うよう
に形成した保護膜とから構成したものである。
に本発明の厚膜コンデンサは、絶縁基板と、前記絶縁基
板の表面に形成した下部電極層と、前記下部電極層の一
部を除いて覆うように形成した厚膜誘電体層と、前記厚
膜誘電体層上の一部にこの厚膜誘電体層を介して前記下
部電極層と対向するように形成した第１上部電極層と、
前記第１上部電極層に覆われていない前記厚膜誘電体層
の上面に前記第１上部電極層と接続されかつ前記厚膜誘
電体層を介して下部電極層と対向するように形成した第
２上部電極層と、前記厚膜誘電体層の露出部を覆うよう
に形成した保護膜とから構成したものである。
【０００５】
【作用】本発明によれば、レーザー修正法を用いること
なく、厚膜コンデンサの容量を修正することにより、高
精度な厚膜コンデンサの製造が可能となる。
なく、厚膜コンデンサの容量を修正することにより、高
精度な厚膜コンデンサの製造が可能となる。
【０００６】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【０００７】図１は、本発明の一実施例の厚膜コンデン
サの構成を示すものである。図１において、９６アルミ
ナ基板１０の表面には、銀系の下部電極層１１が形成さ
れ、その下部電極層１１の上面にはＰｂぺロブスカイト
系の厚膜誘電体層１２が形成されている。そして、この
厚膜誘電体層１２の上面の一部には、下部電極層１１と
厚膜誘電体層１２を介して対向するように銀系の第１上
部電極層１３を形成させ、さらに第１上部電極層１３に
覆われていない部分に第１上部電極層１３に接続するよ
うに、描画装置によりノズル部から導電性材料、例えば
銀／パラジウム系の材料を吐出させて描画することによ
り、厚膜誘電体層１２を介して下部電極層１２と対向す
る第２上部電極層１４を形成し、目的容量値になるよう
に調整する。
サの構成を示すものである。図１において、９６アルミ
ナ基板１０の表面には、銀系の下部電極層１１が形成さ
れ、その下部電極層１１の上面にはＰｂぺロブスカイト
系の厚膜誘電体層１２が形成されている。そして、この
厚膜誘電体層１２の上面の一部には、下部電極層１１と
厚膜誘電体層１２を介して対向するように銀系の第１上
部電極層１３を形成させ、さらに第１上部電極層１３に
覆われていない部分に第１上部電極層１３に接続するよ
うに、描画装置によりノズル部から導電性材料、例えば
銀／パラジウム系の材料を吐出させて描画することによ
り、厚膜誘電体層１２を介して下部電極層１２と対向す
る第２上部電極層１４を形成し、目的容量値になるよう
に調整する。
【０００８】このようにすれば、レーザー修正法のよう
に、厚膜誘電体層１２へのダメージを与えることなく、
高精度に厚膜コンデンサの容量を調整することができ
る。そして、厚膜誘電体層１２を完全に覆うように結晶
化ガラス層１５を形成させた後、結晶化ガラス層１５を
完全に覆うように、軟化点が５６０±５℃のガラス層１
６を形成させている。
に、厚膜誘電体層１２へのダメージを与えることなく、
高精度に厚膜コンデンサの容量を調整することができ
る。そして、厚膜誘電体層１２を完全に覆うように結晶
化ガラス層１５を形成させた後、結晶化ガラス層１５を
完全に覆うように、軟化点が５６０±５℃のガラス層１
６を形成させている。
【０００９】そして、下部電極層１１と第１上部電極層
１３の一部に重なるように銀系の厚膜の端面電極層１７
を設け、さらに露出電極面には、はんだ付け性を向上さ
せるために、Ｎｉめっき層１８とＳｎ−Ｐｂ層１９を電
解めっきにより施している。
１３の一部に重なるように銀系の厚膜の端面電極層１７
を設け、さらに露出電極面には、はんだ付け性を向上さ
せるために、Ｎｉめっき層１８とＳｎ−Ｐｂ層１９を電
解めっきにより施している。
【００１０】次に、図１に示した本実施例の厚膜コンデ
ンサの製造方法について図２〜図１２を用いて説明す
る。
ンサの製造方法について図２〜図１２を用いて説明す
る。
【００１１】まず、図３に示すような耐熱性および絶縁
性に優れた９６アルミナ基板１０を受け入れる。この９
６アルミナ基板１０には短冊状および個片状に分割する
ために、分割のための溝１０ａ，１０ｂ（グリーンシー
ト時に金型成形）が形成されている。
性に優れた９６アルミナ基板１０を受け入れる。この９
６アルミナ基板１０には短冊状および個片状に分割する
ために、分割のための溝１０ａ，１０ｂ（グリーンシー
ト時に金型成形）が形成されている。
【００１２】次に、図４に示すように前記９６アルミナ
基板１０の表面に厚膜銀ペーストをスクリーン印刷・乾
燥し、ベルト式連続焼成炉によって８５０℃の温度で、
ピーク時間６分，ＩＮ−ＯＵＴ時間６０分のプロファイ
ルによって焼成し、下部電極層１１を形成する。
基板１０の表面に厚膜銀ペーストをスクリーン印刷・乾
燥し、ベルト式連続焼成炉によって８５０℃の温度で、
ピーク時間６分，ＩＮ−ＯＵＴ時間６０分のプロファイ
ルによって焼成し、下部電極層１１を形成する。
【００１３】次に、図５に示すように下部電極層１１の
一部に重なるように、Ｐｂぺロブスカイト系厚膜コンデ
ンサペーストをスクリーン印刷・乾燥し、ベルト式連続
焼成炉によって８５０℃の温度で、ピーク時間６分，Ｉ
Ｎ−ＯＵＴ時間６０分のプロファイルによって焼成し、
厚膜誘電体層１２を形成する。
一部に重なるように、Ｐｂぺロブスカイト系厚膜コンデ
ンサペーストをスクリーン印刷・乾燥し、ベルト式連続
焼成炉によって８５０℃の温度で、ピーク時間６分，Ｉ
Ｎ−ＯＵＴ時間６０分のプロファイルによって焼成し、
厚膜誘電体層１２を形成する。
【００１４】次に、図６に示すように厚膜コンデンサの
容量が目的容量値に対し、容量が小さくなるように、下
部電極層１１とは接続しないように厚膜銀ペーストをス
クリーン印刷・乾燥し、ベルト式連続焼成炉によって８
５０℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６
０分のプロファイルによって焼成し、第１上部電極層１
３を形成する。
容量が目的容量値に対し、容量が小さくなるように、下
部電極層１１とは接続しないように厚膜銀ペーストをス
クリーン印刷・乾燥し、ベルト式連続焼成炉によって８
５０℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６
０分のプロファイルによって焼成し、第１上部電極層１
３を形成する。
【００１５】次に、厚膜コンデンサの容量を測定し、不
足容量を検出し、不足有効面積を算出し、その後、目的
容量値に対し、スクリーン印刷による容量値のバラツキ
を抑え厚膜コンデンサの容量の微調整を行うため、図７
に示すように第１上部電極層１３に接続するように、描
画装置によりノズル部から銀／パラジウム系の導電性材
料を吐出・乾燥し、ベルト式連続焼成炉によって８５０
℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６０分
のプロファイルによって焼成し、第２上部電極層１４を
形成する。
足容量を検出し、不足有効面積を算出し、その後、目的
容量値に対し、スクリーン印刷による容量値のバラツキ
を抑え厚膜コンデンサの容量の微調整を行うため、図７
に示すように第１上部電極層１３に接続するように、描
画装置によりノズル部から銀／パラジウム系の導電性材
料を吐出・乾燥し、ベルト式連続焼成炉によって８５０
℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６０分
のプロファイルによって焼成し、第２上部電極層１４を
形成する。
【００１６】次に、図８に示すように厚膜誘電体層１２
を完全に覆うように、結晶化ガラスペーストをスクリー
ン印刷・乾燥し、ベルト式連続焼成炉によって８５０℃
の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６０分の
プロファイルによって焼成し、結晶化ガラス層１５を形
成する。
を完全に覆うように、結晶化ガラスペーストをスクリー
ン印刷・乾燥し、ベルト式連続焼成炉によって８５０℃
の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間６０分の
プロファイルによって焼成し、結晶化ガラス層１５を形
成する。
【００１７】次に、図９に示すように結晶化ガラス層１
５を完全に覆うように、軟化点が５６０±５℃のガラス
ペーストをスクリーン印刷・乾燥し、ベルト式連続焼成
炉によって６００℃の温度で、ピーク時間６分，ＩＮ−
ＯＵＴ時間３０分のプロファイルによって焼成し、ガラ
ス層１６を形成する。
５を完全に覆うように、軟化点が５６０±５℃のガラス
ペーストをスクリーン印刷・乾燥し、ベルト式連続焼成
炉によって６００℃の温度で、ピーク時間６分，ＩＮ−
ＯＵＴ時間３０分のプロファイルによって焼成し、ガラ
ス層１６を形成する。
【００１８】次に、端面電極層を形成するための準備工
程として、端面電極を露出させるために、図１０に示す
ようにアルミナ基板１０を短冊状に分割し、短冊状アル
ミナ基板を得る。
程として、端面電極を露出させるために、図１０に示す
ようにアルミナ基板１０を短冊状に分割し、短冊状アル
ミナ基板を得る。
【００１９】そして、図１１に示すように前記短冊状ア
ルミナ基板の側面に、前記下部電極層１１と第１上部電
極層１３の一部に重なるように厚膜銀ペーストをローラ
ーによって塗布し、ベルト式連続焼成炉によって６００
℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間４５分
のプロファイルによって焼成し、端面電極層１７を形成
する。
ルミナ基板の側面に、前記下部電極層１１と第１上部電
極層１３の一部に重なるように厚膜銀ペーストをローラ
ーによって塗布し、ベルト式連続焼成炉によって６００
℃の温度で、ピーク時間６分，ＩＮ−ＯＵＴ時間４５分
のプロファイルによって焼成し、端面電極層１７を形成
する。
【００２０】次に、図１２に示すように電極めっきの準
備工程として、前記端面電極層１７を形成済みの短冊状
アルミナ基板を個片に分割し、個片状アルミナ基板を得
た。
備工程として、前記端面電極層１７を形成済みの短冊状
アルミナ基板を個片に分割し、個片状アルミナ基板を得
た。
【００２１】そして最後に、露出している下部電極層１
１と第１上部電極層１３および端面電極層１７のはんだ
付け時の電極喰われの防止およびはんだ付けの信頼性の
確保のため、電解めっきによってＮｉめっき層１８とＳ
ｎ−Ｐｂのめっき層１９を形成する。
１と第１上部電極層１３および端面電極層１７のはんだ
付け時の電極喰われの防止およびはんだ付けの信頼性の
確保のため、電解めっきによってＮｉめっき層１８とＳ
ｎ−Ｐｂのめっき層１９を形成する。
【００２２】以上のような製造方法により厚膜コンデン
サを製造したところ、コンデンサの容量のバラツキを抑
えることができ、従来品の許容差±２０％に対し、本発
明品は±５％の精度が可能となった。さらに歩留につい
ては、従来品の歩留８５％に対し、本発明品は９５％ま
で向上させることができた。
サを製造したところ、コンデンサの容量のバラツキを抑
えることができ、従来品の許容差±２０％に対し、本発
明品は±５％の精度が可能となった。さらに歩留につい
ては、従来品の歩留８５％に対し、本発明品は９５％ま
で向上させることができた。
【００２３】
【発明の効果】以上のように本発明の厚膜コンデンサ
は、容量調整のためレーザーによる修正法を用いること
なく、描画法を用いて、上部電極の有効面積を増大させ
ることにより、特性劣化させることなく、厚膜コンデン
サの容量を増大させ、容量の調整を行うことができる。
したがって、膜厚コンデンサの容量の高精度化、さらに
は作業性の向上に大いに役立つものである。
は、容量調整のためレーザーによる修正法を用いること
なく、描画法を用いて、上部電極の有効面積を増大させ
ることにより、特性劣化させることなく、厚膜コンデン
サの容量を増大させ、容量の調整を行うことができる。
したがって、膜厚コンデンサの容量の高精度化、さらに
は作業性の向上に大いに役立つものである。
【図１】（ａ），（ｂ）はそれぞれ本発明の一実施例の
厚膜コンデンサの構造を示す断面図及び斜視図
厚膜コンデンサの構造を示す断面図及び斜視図
【図２】同厚膜コンデンサの製造工程図
【図３】同厚膜コンデンサの製造方法を順を追って示し
た平面図
た平面図
【図４】同じく平面図
【図５】同じく平面図
【図６】同じく平面図
【図７】同じく平面図
【図８】同じく平面図
【図９】同じく平面図
【図１０】同じく斜視図
【図１１】同じく斜視図
【図１２】同じく斜視図
【図１３】（ａ），（ｂ）はそれぞれ従来の厚膜コンデ
ンサの構造を示す断面図及び斜視図
ンサの構造を示す断面図及び斜視図
１０ ９６アルミナ基板 １１ 下部電極層 １２ 厚膜誘電体層 １３ 第１上部電極層 １４ 第２上部電極層 １５ 結晶化ガラス層 １６ 保護ガラス層 １７ 端面電極層 １８ Ｎｉめっき層 １９ Ｓｎ−Ｐｂめっき層
Claims (2)
- 【請求項１】絶縁基板と、前記絶縁基板の表面に形成し
た下部電極層と、前記下部電極層の一部を除いて覆うよ
うに形成した厚膜誘電体層と、前記厚膜誘電体層上の一
部にこの厚膜誘電体層を介して前記下部電極層と対向す
るように形成した第１上部電極層と、前記第１上部電極
層に覆われていない前記厚膜誘電体層の上面に前記第１
上部電極層と接続されかつ厚膜誘電体層を介して前記下
部電極層と対向するように形成した第２上部電極層と、
前記厚膜誘電体層の露出部を覆うように形成した保護膜
とから構成したことを特徴とする厚膜コンデンサ。 - 【請求項２】絶縁基板の表面に下部電極層を形成する工
程と、前記下部電極層の一部を除いて覆うように厚膜誘
電体層を形成する工程と、前記厚膜誘電体層の上の一部
にこの厚膜誘電体層を介して前記下部電極層と対向する
ように第１上部電極層を形成する工程と、前記第１上部
電極層に覆われていない前記厚膜誘電体層の上面に前記
第１上面電極層と接続されかつ厚膜誘電体層を介して前
記下部電極層と対向するように第２上部電極層を形成す
る工程と、前記厚膜誘電体層の露出部を覆うように保護
膜を形成する工程とからなり、かつ第２上部電極層は描
画法により形成されることを特徴とする厚膜コンデンサ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20077692A JPH0653071A (ja) | 1992-07-28 | 1992-07-28 | 厚膜コンデンサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20077692A JPH0653071A (ja) | 1992-07-28 | 1992-07-28 | 厚膜コンデンサおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653071A true JPH0653071A (ja) | 1994-02-25 |
Family
ID=16429996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20077692A Pending JPH0653071A (ja) | 1992-07-28 | 1992-07-28 | 厚膜コンデンサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653071A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7748588B2 (en) | 2004-10-08 | 2010-07-06 | Max Co., Ltd. | Powered nailing machine |
-
1992
- 1992-07-28 JP JP20077692A patent/JPH0653071A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7748588B2 (en) | 2004-10-08 | 2010-07-06 | Max Co., Ltd. | Powered nailing machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333297B1 (ko) | 저항기 및 그 제조방법 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0653071A (ja) | 厚膜コンデンサおよびその製造方法 | |
| JP2780408B2 (ja) | 角板型チップ抵抗器 | |
| JPH04127401A (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2002367818A (ja) | チップ形抵抗器 | |
| JP3126131B2 (ja) | 角板型チップ抵抗器 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JP2718232B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0969406A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP4059967B2 (ja) | チップ型複合機能部品 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2757524B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JPH10275705A (ja) | 角形チップ抵抗器 |