JPS61181187A - 厚膜回路の製造方法 - Google Patents

厚膜回路の製造方法

Info

Publication number
JPS61181187A
JPS61181187A JP60022369A JP2236985A JPS61181187A JP S61181187 A JPS61181187 A JP S61181187A JP 60022369 A JP60022369 A JP 60022369A JP 2236985 A JP2236985 A JP 2236985A JP S61181187 A JPS61181187 A JP S61181187A
Authority
JP
Japan
Prior art keywords
firing
paste
temperature
substrate
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60022369A
Other languages
English (en)
Inventor
徳久 筒井
水崎 康史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Instruments Corp
Original Assignee
Sankyo Seiki Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Seiki Manufacturing Co Ltd filed Critical Sankyo Seiki Manufacturing Co Ltd
Priority to JP60022369A priority Critical patent/JPS61181187A/ja
Publication of JPS61181187A publication Critical patent/JPS61181187A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は厚膜回路の製造方法に関するものであり、特に
ホーロー又はガラス質の基板に2−元焼成゛法によって
厚膜回路を形成することを可能にした厚膜回路の製造方
法に関する。
(従来の技術) 第5図乃至第7図に、従来の厚膜回路の製造方法の各種
の例を示す。
第5図の例はセラミック基板による2元焼成法といわれ
るもので、セラミック基板に酸化ルテニウム系抵抗体ペ
ーストを印刷して乾燥させ、これを空気中で850℃乃
至900℃の高温で焼成し、次に銅系の導体ペーストを
上記抵抗体部分に接するようにして印刷して乾燥させ、
これを窒素中において約600℃で焼成することによっ
て厚膜回路を得るものである。
第6図の例はホーロー基板による導体形成法であり、ホ
ーロー基板に銅系の導体ペーストを印刷し、これを窒素
中において約600℃で焼成することによって厚膜回路
を得るものである。ホーロー基板上には導体しか形成さ
れていないから、この導体間に抵抗体チップ等を後付け
する。
第7図の例はホーロー基板による同時焼成法であって、
ホーロー基板に銀糸の導体ペーストを印刷して乾燥し、
次に、低温用酸化ルテニウム系抵抗体ペーストを上記導
体部分に接するように印刷して乾燥し、次に、上記導体
ペーストと抵抗体ペーストを空気中において約600℃
で同時に焼成して厚膜回路を得るものである。
(発明が解決しようとする問題点) 上に述べたセラミック基板による2元焼成法によれば、
抵抗体の焼成温度が850℃乃至900℃というように
高温であるため、このような回路製造方法を、ガラス質
基板やホーロー基板のような低融点材料を用いた基板に
採用することはできない。
また、前記ホーロー基板による導体形成法によれば、基
板上に導体のみが形成され、厚膜抵抗体は形成されない
から、抵抗体チップ等を後付けする必要がある。これは
、従来の技術レベルでは、ホーロー基板に対してはセラ
ミック基板のように窒素雰囲気中で焼成可能な抵抗体ペ
ーストがないこと及び2元焼成方法が確立されていない
ことによる。
また、前記ホーロー基板による同時焼成法によれば、導
体の材料として銀糸のペーストを用いているため高価に
なり、また、銀糸の導体ペーストは銅系の導体ペースト
に比較して耐マイグレーション性に劣る。
本発明の目的は、ガラス質基板又はホーロー基板のよう
に低融点材料の基板において、低温焼成用銅系の導体ペ
ースト及び低温焼成用酸化ルテニウム系ペーストを用い
て2元焼成方法を確立し、もって、比較的安価で実用上
要求される特性を充分に満足しうる厚膜回路の製造方法
を提供することにある。
(問題点を解決するための手段) 本発明の厚膜回路の製造方法は、ホーロー又はガラス質
の基板に低温焼成用酸化ルテニウム系抵抗体ペーストを
印刷して空気雰囲気中で焼成したのち、低温焼成用銅系
導体ペーストを印刷して上記抵抗体ペーストの焼成温度
よりも低い温度で窒素雰囲気中で焼成することを特徴と
する。
(実施例) 第1図において、ホーロー基板に対してまず抵抗体ペー
ストを印刷する。抵抗体ペーストとしては、600℃程
度の低温焼成用の酸化ルテニウム系抵抗体ペーストを用
いる。第2図(a)の符号1はホーロー基板であり、第
2図(b)はこの基板lに抵抗体ペースト2を印刷した
状態を示す。
印刷した抵抗体ペーストはこれを乾燥したのち空気雰囲
気中において焼成する。焼成条件は、ピーク温度650
℃で10分間とした。即ち、加熱することにより650
℃まで温度を上げ、650℃の状態を10分間維持した
。この650℃は、ホーロー基板の耐熱温度よりも低く
、しかし、ホーロー基板の耐熱温度にできるだけ近い温
度として選定した。
次に、銅系の導体ペーストを印刷する。導体ペーストと
して、600℃程度の低温焼成用銅系ペーストを用いる
。第2図(C)の符号3は、基板1上に印刷された導体
ペーストを示す、導体ペースト3は、第3図に示されて
いるように、印刷された抵抗体ペースト2の端縁部に重
なるように印刷する。
印刷した導体ペーストはこれを乾燥したのち窒素雰囲気
中で焼成する。このときの焼成条件は、酸素濃度2Qp
pm以下の窒素雰囲気中において、抵抗体ペーストの焼
成温度よりも低いピーク温度である540℃で10分間
とした。もっとも、焼成温度は目標とする抵抗値によっ
て600乃至520℃の範囲で任意に設定してよい。
以上の各工程を経ることにより、ホーロー基板を用いて
2元焼成法により厚膜回路を形成することができる。
抵抗体ペースト及び導体ペーストとして低温焼成用の酸
化ルテニウム系抵抗体ペースト及び低温焼成用の銅系導
体ペーストが用いられるため、基板材料としてホーロー
基板のほか耐熱温度の低いガラス質基板その他同等の基
板を用いることができる。
第4図は、酸化ルテニウム系抵抗体ペーストを650℃
で焼成した上で銅系導体ペーストを焼成した場合に、導
体ペーストの焼成温度に対する焼成導体ペーストの接着
強度及び抵抗体の抵抗値のばらつきの関係を示す、第4
図において一点鎖線Aは導体接着強度を示し、二点鎖線
Bは抵抗値のばらつきを示す、各測定点において上下に
広がって示された矢印の範囲は実測値のばらつきの範囲
を示しており、上記曲線A、Bはこれらの平均値を結ん
だものである。この特性曲線から明らかなように、導体
の焼成温度が低くなれば接着強度は低くなるが、ある程
度の焼成温度までは接着強度は極端に小さくなることは
ない。また、導体の焼成温度が低くなると抵抗体の抵抗
値のばらつきは図示のように極端に小さくなる。従って
、第4図の特性曲線をもとに、目標とする導体接着強度
及び抵抗体の抵抗値のばらつき範囲に応じて導体の焼成
温度を設定すればよいことになる。
本発明の製造方法に用いられる酸化ルテニウム系抵抗体
ペーストの焼成温度は、ホーロー基板の耐熱温度650
℃より低く、しかし、なるべく高温であることが好まし
い。一方、銅系導体ペーストの好ましい焼成温度は第4
図に示されているような焼成温度に対する抵抗体の抵抗
値のばらつき特性と導体接着強度特性とから決定される
べきであり、上記抵抗体ペーストの焼成温度よりも低く
かつ520℃以上とする。この範囲であれば比較的大き
な導体接着強度が得られるからである。
なお、基板としては、ホーロー又はガラス質のもののほ
かに、これらと同等の耐熱温度のものを用いても差支え
ない。
(発明の効果) 本発明によれば、次のような効果を奏する。
(1)ホーロー基板等の耐熱温度の低い基板を用いても
厚膜抵抗体を形成できるため、回路の高密度集積化、軽
薄短小化が可能である。
(2)ホーロー基板等においても2元焼成が可能となっ
たため、性能面で優れる酸化ルテニウム系抵抗体ペース
トを使用することができる。
(3)ホーロー又はガラス質等の基板に抵抗を含む厚膜
回路を形成するため従来のAg系ペーストを用いた導体
のものに比較して耐マイグレーション性に優れ、導体コ
ストも安価になる。
【図面の簡単な説明】
第1図は本発明の実施例を示す工程図、第2図は同上実
施例の方法によって厚膜回路が形成されていく様子を示
す斜面図、第3図は上記実施例の方法によって形成され
た厚膜回路の断面図、第4図は焼成温度に対する抵抗体
の抵抗値のばらつきと導体接着強度の関係を示す特性線
図、第5図は従来の厚膜回路の製造方法の一例を示す工
程図、第6図は従来の厚膜回路の製造方法の別の例を示
す工程図、第7図は従来の厚膜回路の製造方法のさらに
別の例を示す工程図である。 1一基板、 2・〜抵抗体ペースト、 3−導体ペース
ト。

Claims (1)

    【特許請求の範囲】
  1.  ホーロー又はガラス質の基板に低温焼成用酸化ルテニ
    ウム系抵抗体ペーストを印刷して空気雰囲気中で焼成し
    たのち、低温焼成用銅系導体ペーストを印刷して上記抵
    抗体ペーストの焼成温度よりも低い温度で窒素雰囲気中
    で焼成してなる厚膜回路の製造方法。
JP60022369A 1985-02-07 1985-02-07 厚膜回路の製造方法 Pending JPS61181187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60022369A JPS61181187A (ja) 1985-02-07 1985-02-07 厚膜回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60022369A JPS61181187A (ja) 1985-02-07 1985-02-07 厚膜回路の製造方法

Publications (1)

Publication Number Publication Date
JPS61181187A true JPS61181187A (ja) 1986-08-13

Family

ID=12080714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60022369A Pending JPS61181187A (ja) 1985-02-07 1985-02-07 厚膜回路の製造方法

Country Status (1)

Country Link
JP (1) JPS61181187A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027596A (ja) * 1988-06-27 1990-01-11 Fujitsu Ltd 膜素子を内層した配線基板
JPH02276286A (ja) * 1989-04-18 1990-11-13 Fujikura Ltd 温度ヒューズを有する抵抗回路基板とその製造法
JPH034585A (ja) * 1989-06-01 1991-01-10 Matsushita Electric Ind Co Ltd 混成集積回路装置
JPH03289191A (ja) * 1990-04-06 1991-12-19 Tokuyama Soda Co Ltd 導電層の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027596A (ja) * 1988-06-27 1990-01-11 Fujitsu Ltd 膜素子を内層した配線基板
JPH02276286A (ja) * 1989-04-18 1990-11-13 Fujikura Ltd 温度ヒューズを有する抵抗回路基板とその製造法
JPH034585A (ja) * 1989-06-01 1991-01-10 Matsushita Electric Ind Co Ltd 混成集積回路装置
JPH03289191A (ja) * 1990-04-06 1991-12-19 Tokuyama Soda Co Ltd 導電層の形成方法

Similar Documents

Publication Publication Date Title
JPS61181187A (ja) 厚膜回路の製造方法
JP2641530B2 (ja) チップ状電子部品の製造方法
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPS63187601A (ja) 厚膜回路板およびその製法
JPH05205903A (ja) 厚膜チップ抵抗器
JPS582066Y2 (ja) 多層配線板
JPH0346961B2 (ja)
JPH03269908A (ja) 厚膜組成物及びそれを用いた厚膜ハイブリッドic
JPS5942459B2 (ja) 混成集積回路装置の製造方法
JPH04359489A (ja) 回路基板の製造方法
JPS5918669A (ja) 厚膜回路の形成法
JPH0521357B2 (ja)
JPS61164299A (ja) 厚膜多層セラミツク配線板およびその製造方法
JPH04236483A (ja) 厚膜混成集積回路
JPH02177501A (ja) 角板型チップ抵坑器
JPS63124507A (ja) チツプ型電子部品
JPS61224390A (ja) 厚膜回路基板
JPH04309286A (ja) 厚膜多層配線基板の製造方法
JPS62238691A (ja) 抵抗内蔵型セラミツク回路基板
JPS58142599A (ja) 厚膜多層基板
JPS60109258A (ja) 炭化珪素配線板
JPH07320904A (ja) 厚膜混成集積回路
JPS6045095A (ja) 厚膜多層基板の製造方法
JPS63140501A (ja) 印刷回路基板