JPH11150205A - チップ型ｃｒ素子 - Google Patents
チップ型ｃｒ素子Info
- Publication number
- JPH11150205A JPH11150205A JP9318367A JP31836797A JPH11150205A JP H11150205 A JPH11150205 A JP H11150205A JP 9318367 A JP9318367 A JP 9318367A JP 31836797 A JP31836797 A JP 31836797A JP H11150205 A JPH11150205 A JP H11150205A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- paste
- dielectric
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 チップ型ＣＲ素子のコンデンサ部分と抵抗部
分の段差を小さくする。 【解決手段】 基板１上に誘電体層３と抵抗層６とが直
列に配置されたチップ型ＣＲ素子１０において、誘電体
層３の近傍に絶縁体層１１を設け、この絶縁体層１１上
に抵抗層６を設ける。或いは、誘電体層と抵抗層とを積
層状に設ける。
分の段差を小さくする。 【解決手段】 基板１上に誘電体層３と抵抗層６とが直
列に配置されたチップ型ＣＲ素子１０において、誘電体
層３の近傍に絶縁体層１１を設け、この絶縁体層１１上
に抵抗層６を設ける。或いは、誘電体層と抵抗層とを積
層状に設ける。
Description
【０００１】
【発明の属する技術分野】本発明はコンデンサ機能と抵
抗機能とを有するチップ型ＣＲ素子に係り、特に、コン
デンサ部分と抵抗部分の段差を小さくし、基板実装時の
チャッキング不良を防止したチップ型ＣＲ素子に関す
る。
抗機能とを有するチップ型ＣＲ素子に係り、特に、コン
デンサ部分と抵抗部分の段差を小さくし、基板実装時の
チャッキング不良を防止したチップ型ＣＲ素子に関す
る。
【０００２】
【従来の技術】コンピュータの集積回路とアースとの間
には、信号中のノイズを除去するために、ＣＲ素子が挿
入される。
には、信号中のノイズを除去するために、ＣＲ素子が挿
入される。
【０００３】図３は、このような用途に用いられる従来
のＣＲ素子を示す断面図である。このＣＲ素子は、アル
ミナ基板１上の一半側に、コンデンサとしての下部電極
（第１の電極）２、誘電体層３及び上部電極（第２の電
極）４が積層形成され、他半側には、上部電極（第２の
電極）４と抵抗側電極（第３の電極）５との間に抵抗層
６が設けられて抵抗体が形成されている。このアルミナ
基板１の両端縁には端子電極７Ａ，７Ｂが設けられてい
る。そして、第１ガラス層８Ａ及び第２ガラス層８Ｂよ
りなる保護層８が設けられている。即ち、コンデンサ部
分は第１ガラス層８Ａで被覆され、更にコンデンサ部分
及び抵抗体部分の全体が第２ガラス層８Ｂで被覆されて
いる。第２ガラス層８Ｂは一般に非晶質ガラスで形成さ
れ、第１ガラス層８Ａは、第２ガラス層８Ｂと誘電体層
３との反応を抑えるために結晶化ガラスを用いて形成さ
れる。
のＣＲ素子を示す断面図である。このＣＲ素子は、アル
ミナ基板１上の一半側に、コンデンサとしての下部電極
（第１の電極）２、誘電体層３及び上部電極（第２の電
極）４が積層形成され、他半側には、上部電極（第２の
電極）４と抵抗側電極（第３の電極）５との間に抵抗層
６が設けられて抵抗体が形成されている。このアルミナ
基板１の両端縁には端子電極７Ａ，７Ｂが設けられてい
る。そして、第１ガラス層８Ａ及び第２ガラス層８Ｂよ
りなる保護層８が設けられている。即ち、コンデンサ部
分は第１ガラス層８Ａで被覆され、更にコンデンサ部分
及び抵抗体部分の全体が第２ガラス層８Ｂで被覆されて
いる。第２ガラス層８Ｂは一般に非晶質ガラスで形成さ
れ、第１ガラス層８Ａは、第２ガラス層８Ｂと誘電体層
３との反応を抑えるために結晶化ガラスを用いて形成さ
れる。
【０００４】
【発明が解決しようとする課題】図３に示すような従来
のチップ型ＣＲ素子では、コンデンサ部分と抵抗部分の
厚さが大きく異なるため、上面に大きな段差が生じる。
即ち、一般に抵抗層は５〜１５μｍ程度の薄膜状に形成
されるのに対して、コンデンサ部分の誘電体層は２０〜
６０μｍ程度と比較的厚く形成される。しかも、誘電体
層３上には、第２ガラス層８Ｂとの反応を抑制するため
に第１ガラス層８Ａを１０〜２０μｍ程度の厚さに形成
する必要がある。
のチップ型ＣＲ素子では、コンデンサ部分と抵抗部分の
厚さが大きく異なるため、上面に大きな段差が生じる。
即ち、一般に抵抗層は５〜１５μｍ程度の薄膜状に形成
されるのに対して、コンデンサ部分の誘電体層は２０〜
６０μｍ程度と比較的厚く形成される。しかも、誘電体
層３上には、第２ガラス層８Ｂとの反応を抑制するため
に第１ガラス層８Ａを１０〜２０μｍ程度の厚さに形成
する必要がある。
【０００５】このため、コンデンサ部分と抵抗部分とで
は４０〜５０μｍ程度の大きな段差Ｈが生じることとな
る。
は４０〜５０μｍ程度の大きな段差Ｈが生じることとな
る。
【０００６】チップ型ＣＲ素子の上面が平坦ではなく、
上面にこのような段差があると、基板実装時にチャッキ
ング不良を生じる。
上面にこのような段差があると、基板実装時にチャッキ
ング不良を生じる。
【０００７】このため、従来においては、この段差を解
消するために、抵抗体の上部に更に厚膜の保護ガラス層
を積層して形成することでチップ型ＣＲ素子の上面を平
担化する方法が提案されているが（特開平９−１８６０
０４号公報，同６−３１８５３４号公報，同７−２７２
９７８号公報）、このように複数層の保護ガラス層を形
成することは、製造工程数が増える上に、チップ型ＣＲ
素子の寸法が大きくなり、素子の小型化の面で好ましい
ことではない。
消するために、抵抗体の上部に更に厚膜の保護ガラス層
を積層して形成することでチップ型ＣＲ素子の上面を平
担化する方法が提案されているが（特開平９−１８６０
０４号公報，同６−３１８５３４号公報，同７−２７２
９７８号公報）、このように複数層の保護ガラス層を形
成することは、製造工程数が増える上に、チップ型ＣＲ
素子の寸法が大きくなり、素子の小型化の面で好ましい
ことではない。
【０００８】本発明は上記従来の問題点を解決し、コン
デンサ部分と抵抗部分の段差が小さいチップ型ＣＲ素子
を提供することを目的とする。
デンサ部分と抵抗部分の段差が小さいチップ型ＣＲ素子
を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１のチップ型ＣＲ
素子は、基板上に誘電体層と抵抗層とが直列に配置され
たＣＲ素子において、該誘電体層の近傍に絶縁体層が設
けられており、前記抵抗層は該絶縁体層上に設けられて
いることを特徴とする。
素子は、基板上に誘電体層と抵抗層とが直列に配置され
たＣＲ素子において、該誘電体層の近傍に絶縁体層が設
けられており、前記抵抗層は該絶縁体層上に設けられて
いることを特徴とする。
【００１０】このチップ型ＣＲ素子では、抵抗層は、誘
電体層近傍に設けられた絶縁体層上に設けられているた
め、コンデンサ部分と抵抗部分との段差は、誘電体層の
厚さと、抵抗層及び絶縁体層の合計厚さとの差になる。
このため、コンデンサ部分と抵抗部分の段差を従来のも
のよりも小さくすることができる。
電体層近傍に設けられた絶縁体層上に設けられているた
め、コンデンサ部分と抵抗部分との段差は、誘電体層の
厚さと、抵抗層及び絶縁体層の合計厚さとの差になる。
このため、コンデンサ部分と抵抗部分の段差を従来のも
のよりも小さくすることができる。
【００１１】また、請求項２のチップ型ＣＲ素子は、基
板上に誘電体層と抵抗層とが直列に配置されたＣＲ素子
において、該誘電体層と抵抗層とは積層状に設けられて
いることを特徴とする。
板上に誘電体層と抵抗層とが直列に配置されたＣＲ素子
において、該誘電体層と抵抗層とは積層状に設けられて
いることを特徴とする。
【００１２】このチップ型ＣＲ素子では、例えば、誘電
体層上に抵抗層を設けた場合、コンデンサ部分と抵抗部
分の段差は、ほぼ抵抗層の厚さ分程度となり、段差は非
常に小さいものとなる。
体層上に抵抗層を設けた場合、コンデンサ部分と抵抗部
分の段差は、ほぼ抵抗層の厚さ分程度となり、段差は非
常に小さいものとなる。
【００１３】しかも、誘電体層と抵抗層とを積層するこ
とで、実装面積の小さい小型素子を実現することができ
る。
とで、実装面積の小さい小型素子を実現することができ
る。
【００１４】
【発明の実施の形態】以下に、図１，２を参照して本発
明のチップ型ＣＲ素子を詳細に説明する。なお、図１，
２において、図３に示す部材と同一機能を奏する部材に
は同一符号を付してある。
明のチップ型ＣＲ素子を詳細に説明する。なお、図１，
２において、図３に示す部材と同一機能を奏する部材に
は同一符号を付してある。
【００１５】まず、図１を参照して請求項１のチップ型
ＣＲ素子を説明する。
ＣＲ素子を説明する。
【００１６】図１は請求項１のチップ型ＣＲ素子の実施
の形態を示す断面図である。このチップ型ＣＲ素子１０
は、アルミナ基板１の一方の板面に、誘電体層３よりな
るコンデンサ部分と抵抗層４よりなる抵抗部分とが直列
に配置されたものであるが、抵抗層６は誘電体層３を包
囲するように設けられた絶縁体層１１上に設けられてい
る点が従来のチップ型ＣＲ素子と大きく異なる。なお、
図中、１２は接着層である。
の形態を示す断面図である。このチップ型ＣＲ素子１０
は、アルミナ基板１の一方の板面に、誘電体層３よりな
るコンデンサ部分と抵抗層４よりなる抵抗部分とが直列
に配置されたものであるが、抵抗層６は誘電体層３を包
囲するように設けられた絶縁体層１１上に設けられてい
る点が従来のチップ型ＣＲ素子と大きく異なる。なお、
図中、１２は接着層である。
【００１７】このようなチップ型ＣＲ素子１０を製造す
るには、まず、アルミナ基板１に印刷法によりＡｇ，Ｐ
ｄ，Ｐｔ，Ａｕ，Ａｇ／Ｐｄ，Ａｇ／Ｐｔ等の貴金属又
はＮｉ，Ｃｕ等の卑金属粉末を含む導電性ペーストを塗
布して８００〜９００℃で焼成することにより膜厚５〜
１５μｍ程度の下部電極２を焼き付ける。
るには、まず、アルミナ基板１に印刷法によりＡｇ，Ｐ
ｄ，Ｐｔ，Ａｕ，Ａｇ／Ｐｄ，Ａｇ／Ｐｔ等の貴金属又
はＮｉ，Ｃｕ等の卑金属粉末を含む導電性ペーストを塗
布して８００〜９００℃で焼成することにより膜厚５〜
１５μｍ程度の下部電極２を焼き付ける。
【００１８】次に、誘電体層形成部以外のアルミナ基板
１上面に接着用のガラスペーストを塗布して接着層１２
を形成し、この上に誘電体層形成部に開孔を有するアル
ミナフィルム等の絶縁基板を重ね合わせて８００〜９０
０℃で焼成することにより、絶縁体層１１を形成する。
この接着用のガラスペーストのガラスとしては、硼珪酸
鉛系ガラス等を用いることができる。
１上面に接着用のガラスペーストを塗布して接着層１２
を形成し、この上に誘電体層形成部に開孔を有するアル
ミナフィルム等の絶縁基板を重ね合わせて８００〜９０
０℃で焼成することにより、絶縁体層１１を形成する。
この接着用のガラスペーストのガラスとしては、硼珪酸
鉛系ガラス等を用いることができる。
【００１９】また、アルミナフィルム等の絶縁体基板の
厚さは、形成する誘電体層の厚さとほぼ同等で、また、
この絶縁体基板上には、形成する誘電体層とほぼ同等の
大きさの開孔を設ける。
厚さは、形成する誘電体層の厚さとほぼ同等で、また、
この絶縁体基板上には、形成する誘電体層とほぼ同等の
大きさの開孔を設ける。
【００２０】また、本発明に係る絶縁体層は、このよう
に絶縁体基板を接着する他、誘電体と同程度の濃度で焼
成可能な絶縁性のガラスペーストを印刷することにより
形成しても良い。
に絶縁体基板を接着する他、誘電体と同程度の濃度で焼
成可能な絶縁性のガラスペーストを印刷することにより
形成しても良い。
【００２１】このような絶縁体層１１の厚さ、即ち、誘
電体層３の厚さは通常の場合３０〜５０μｍ程度とされ
る。
電体層３の厚さは通常の場合３０〜５０μｍ程度とされ
る。
【００２２】次に、この絶縁体層１１の孔部分に誘電体
セラミックスのペーストを印刷して８００〜９００℃で
焼成することにより誘電体層３を形成する。なお、ペー
ストの印刷、焼成は、所定の厚みの誘電体層が得られる
ように数回繰り返し行っても良い。
セラミックスのペーストを印刷して８００〜９００℃で
焼成することにより誘電体層３を形成する。なお、ペー
ストの印刷、焼成は、所定の厚みの誘電体層が得られる
ように数回繰り返し行っても良い。
【００２３】その後、上記下部電極の形成方法と同様に
して膜厚５〜１５μｍ程度の上部電極４と抵抗側電極５
とを同時に形成した後、抵抗材料のセラミックスのペー
ストを印刷して８００〜９００℃で焼成することにより
膜厚５〜１５μｍ程度の抵抗層６を形成する。なお、ペ
ーストの印刷、焼成は、所定の厚みの抵抗層が得られる
ように数回繰り返し行ってもよい。
して膜厚５〜１５μｍ程度の上部電極４と抵抗側電極５
とを同時に形成した後、抵抗材料のセラミックスのペー
ストを印刷して８００〜９００℃で焼成することにより
膜厚５〜１５μｍ程度の抵抗層６を形成する。なお、ペ
ーストの印刷、焼成は、所定の厚みの抵抗層が得られる
ように数回繰り返し行ってもよい。
【００２４】その後、保護ガラス用のペーストを印刷し
て６００〜８５０℃で焼き付けることにより、膜厚１０
〜４０μｍ程度の保護層８を形成する。
て６００〜８５０℃で焼き付けることにより、膜厚１０
〜４０μｍ程度の保護層８を形成する。
【００２５】最後に、端子電極７Ａ，７Ｂを印刷して焼
き付け、その後、Ｎｉめっき及びはんだめっきを施して
チップ型ＣＲ素子を得る。
き付け、その後、Ｎｉめっき及びはんだめっきを施して
チップ型ＣＲ素子を得る。
【００２６】次に図２を参照して請求項２のチップ型Ｃ
Ｒ素子を説明する。
Ｒ素子を説明する。
【００２７】図２（ａ）は請求項２のチップ型ＣＲ素子
の実施の形態を示す断面図であり、図２（ｂ）は同平面
図である。ただし、図２（ｂ）において、保護層及び端
子電極は図示を省略してある。
の実施の形態を示す断面図であり、図２（ｂ）は同平面
図である。ただし、図２（ｂ）において、保護層及び端
子電極は図示を省略してある。
【００２８】このチップ型ＣＲ素子１０Ａは、アルミナ
基板１の一方の板面に、誘電体層３よりなるコンデンサ
部分と抵抗層６よりなる抵抗部分とが直列に配置された
ものであるが、抵抗層６は誘電体層３上に積層形成され
ている点が従来のチップ型ＣＲ素子と大きく異なる。
基板１の一方の板面に、誘電体層３よりなるコンデンサ
部分と抵抗層６よりなる抵抗部分とが直列に配置された
ものであるが、抵抗層６は誘電体層３上に積層形成され
ている点が従来のチップ型ＣＲ素子と大きく異なる。
【００２９】このようなチップ型ＣＲ素子１０Ａを製造
するには、まず、前述の導電性ペーストをアルミナ基板
１に印刷法により塗布して８００〜９００℃で焼成する
ことにより膜厚５〜１５μｍ程度の下部電極２を焼き付
ける。
するには、まず、前述の導電性ペーストをアルミナ基板
１に印刷法により塗布して８００〜９００℃で焼成する
ことにより膜厚５〜１５μｍ程度の下部電極２を焼き付
ける。
【００３０】次に、誘電体セラミックスのペーストを印
刷して８００〜９００℃で焼成することにより誘電体層
３を形成する。なお、ペーストの印刷、焼成は、所定の
厚みの誘電体層が得られるように数回繰り返し行っても
良い。
刷して８００〜９００℃で焼成することにより誘電体層
３を形成する。なお、ペーストの印刷、焼成は、所定の
厚みの誘電体層が得られるように数回繰り返し行っても
良い。
【００３１】その後、上記下部電極の形成方法と同様に
して膜厚５〜１５μｍ程度の上部電極４と抵抗側電極５
とを同時に形成した後、抵抗材料のセラミックスのペー
ストを印刷して８００〜９００℃で焼成することにより
膜厚５〜１５μｍ程度の抵抗層６を形成する。なお、ペ
ーストの印刷、焼成は、所定の厚みの抵抗層が得られる
ように数回繰り返し行っても良い。
して膜厚５〜１５μｍ程度の上部電極４と抵抗側電極５
とを同時に形成した後、抵抗材料のセラミックスのペー
ストを印刷して８００〜９００℃で焼成することにより
膜厚５〜１５μｍ程度の抵抗層６を形成する。なお、ペ
ーストの印刷、焼成は、所定の厚みの抵抗層が得られる
ように数回繰り返し行っても良い。
【００３２】その後、保護ガラス用のペーストを印刷し
て６００〜８５０℃で焼き付けることにより、膜厚１０
〜４０μｍ程度の保護層８を形成する。
て６００〜８５０℃で焼き付けることにより、膜厚１０
〜４０μｍ程度の保護層８を形成する。
【００３３】最後に、端子電極７Ａ，７Ｂを印刷して焼
き付け、その後、Ｎｉめっき及びはんだめっきを施して
チップ型ＣＲ素子を得る。
き付け、その後、Ｎｉめっき及びはんだめっきを施して
チップ型ＣＲ素子を得る。
【００３４】なお、本発明において、基板としてはアル
ミナ基板の他、ムライト等のセラミックス基板を用いる
ことができ、通常の場合、このような絶縁性基板の厚さ
は０．４〜０．６ｍｍ程度とされる。
ミナ基板の他、ムライト等のセラミックス基板を用いる
ことができ、通常の場合、このような絶縁性基板の厚さ
は０．４〜０．６ｍｍ程度とされる。
【００３５】また、誘電体材料、抵抗材料、及び保護層
のガラス材料には特に制限はなく、一般のＣＲ素子に使
用されているものを用いることができる。通常の場合、
誘電体材料としては、鉛リラクサ系材料、その他、チタ
ン酸バリウム系材料等を使用でき、抵抗材料としてはＲ
ｕＯ2ガラス系材料等が使用できる。保護層の材料とし
ては、非晶質ガラス及び／又は結晶化ガラス或いは、樹
脂等を用いることができる。保護層を樹脂材料で形成し
た場合には、端子電極も樹脂系材料を用いて形成するの
が好ましい。
のガラス材料には特に制限はなく、一般のＣＲ素子に使
用されているものを用いることができる。通常の場合、
誘電体材料としては、鉛リラクサ系材料、その他、チタ
ン酸バリウム系材料等を使用でき、抵抗材料としてはＲ
ｕＯ2ガラス系材料等が使用できる。保護層の材料とし
ては、非晶質ガラス及び／又は結晶化ガラス或いは、樹
脂等を用いることができる。保護層を樹脂材料で形成し
た場合には、端子電極も樹脂系材料を用いて形成するの
が好ましい。
【００３６】
【実施例】以下に実施例を挙げて本発明をより具体的に
説明する。
説明する。
【００３７】実施例１ 図１に示すチップ型ＣＲ素子を以下の手順で製造した。
【００３８】（１） アルミナ基板１上にコンデンサ側
下部電極としてＡｇ／Ｐｄペーストをスクリーン印刷法
により塗布して、１５０℃で乾燥した後８５０℃程度の
高温で焼成し、膜厚１０μｍの下部電極２を形成した。 （２） 次に、硼珪酸鉛系ガラスペーストを誘電体ペー
ストを印刷する部分以外に印刷法を用いて塗布した後
（接着層１２）、誘電体ペーストを印刷する部分に孔を
あけた厚さ３０μｍのアルミナフィルム（絶縁層１１）
を重ねあわせ８５０℃程度の高温で焼成してアルミナ基
板１と接着させた。 （３） 次に、誘電体ペーストとして鉛リラクサ系ペー
ストを印刷法を用いて所定の位置に塗布して１５０℃で
乾燥した後８５０℃の高温で焼成してアルミナフィルム
の開孔が埋まるように誘電体層３を形成した。 （４） 次に、誘電体層３の上部電極及び抵抗側電極と
してＡｇ／Ｐｄペーストを８５０℃程度の高温で焼成し
膜厚１０μｍの上部電極４と抵抗側電極５を形成した。 （５） 次に、抵抗ペーストとしてＲｕＯ2系ペースト
を印刷法を用いて所定の位置に塗布して１５０℃で乾燥
した後８５０℃程度の高温で焼成して膜厚１０μｍの抵
抗層６を形成した。 （６） 次に、この素子全面を覆うように非晶質ガラス
ペーストを塗布し１５０℃で乾燥した後６００℃程度の
高温で焼成して膜厚２０μｍの保護層８を形成した。 （７） 最後にＡｇ／Ｐｄペーストで端子電極７Ａ，７
Ｂを形成し、Ｎｉめっき及びはんだめっきを施してチッ
プ型ＣＲ素子（３．２ｍｍ×１．６ｍｍ（ｃ３０）サイ
ズ）とした。
下部電極としてＡｇ／Ｐｄペーストをスクリーン印刷法
により塗布して、１５０℃で乾燥した後８５０℃程度の
高温で焼成し、膜厚１０μｍの下部電極２を形成した。 （２） 次に、硼珪酸鉛系ガラスペーストを誘電体ペー
ストを印刷する部分以外に印刷法を用いて塗布した後
（接着層１２）、誘電体ペーストを印刷する部分に孔を
あけた厚さ３０μｍのアルミナフィルム（絶縁層１１）
を重ねあわせ８５０℃程度の高温で焼成してアルミナ基
板１と接着させた。 （３） 次に、誘電体ペーストとして鉛リラクサ系ペー
ストを印刷法を用いて所定の位置に塗布して１５０℃で
乾燥した後８５０℃の高温で焼成してアルミナフィルム
の開孔が埋まるように誘電体層３を形成した。 （４） 次に、誘電体層３の上部電極及び抵抗側電極と
してＡｇ／Ｐｄペーストを８５０℃程度の高温で焼成し
膜厚１０μｍの上部電極４と抵抗側電極５を形成した。 （５） 次に、抵抗ペーストとしてＲｕＯ2系ペースト
を印刷法を用いて所定の位置に塗布して１５０℃で乾燥
した後８５０℃程度の高温で焼成して膜厚１０μｍの抵
抗層６を形成した。 （６） 次に、この素子全面を覆うように非晶質ガラス
ペーストを塗布し１５０℃で乾燥した後６００℃程度の
高温で焼成して膜厚２０μｍの保護層８を形成した。 （７） 最後にＡｇ／Ｐｄペーストで端子電極７Ａ，７
Ｂを形成し、Ｎｉめっき及びはんだめっきを施してチッ
プ型ＣＲ素子（３．２ｍｍ×１．６ｍｍ（ｃ３０）サイ
ズ）とした。
【００３９】得られたチップ型ＣＲ素子のコンデンサ部
分と抵抗部分の段差は、実質的に抵抗層６の厚さ相当分
であり、極めて小さかった。
分と抵抗部分の段差は、実質的に抵抗層６の厚さ相当分
であり、極めて小さかった。
【００４０】実施例２ 図２に示すチップ型ＣＲ素子を以下の手順で製造した。
【００４１】（１） アルミナ基板１上にコンデンサ側
下部電極２としてＡｇ／Ｐｄペーストをスクリーン印刷
法により塗布して、１５０℃で乾燥した後８５０℃程度
の高温で焼成し、膜厚１０μｍの下部電極２を形成し
た。 （２） 次に、誘電体ペーストとして鉛リラクサ系ペー
ストを印刷法を用いて所定の位置に塗布して１５０℃で
乾燥し、この塗布、乾燥工程を２回繰り返した後８５０
℃の高温で焼成して膜厚３０μｍの誘電体層３を形成し
た。 （３） 次に、誘電体層３の上部電極及び抵抗側電極と
してＡｇ／Ｐｄペーストを８５０℃程度の高温で焼成し
膜厚１０μｍの上部電極４と抵抗側電極５を形成した。 （４） 次に、抵抗ペーストとしてＲｕＯ2系ペースト
を印刷法を用いて所定の位置に塗布して１５０℃で乾燥
した後８５０℃程度の高温で焼成して膜厚１０μｍの抵
抗層６を形成した。 （５） 次に、誘電体層３の上部を覆うように結晶化ガ
ラスを塗布し１５０℃で乾燥した後８５０℃程度の高温
で焼成して膜厚２０μｍの第１ガラス層を形成し、その
後、素子全面を覆うように非晶質ガラスペーストを塗布
し１５０℃で乾燥した後６００℃程度の高温で焼成して
膜厚２０μｍの第２ガラス保護層を形成して保護層８を
形成した。 （６） 最後にＡｇ／Ｐｄペーストで端子電極７Ａ，７
Ｂを形成し、Ｎｉめっき及びはんだめっきを施してチッ
プ型ＣＲ素子（２．０ｍｍ×１．２５ｍｍ（ｃ２０）サ
イズ）とした。
下部電極２としてＡｇ／Ｐｄペーストをスクリーン印刷
法により塗布して、１５０℃で乾燥した後８５０℃程度
の高温で焼成し、膜厚１０μｍの下部電極２を形成し
た。 （２） 次に、誘電体ペーストとして鉛リラクサ系ペー
ストを印刷法を用いて所定の位置に塗布して１５０℃で
乾燥し、この塗布、乾燥工程を２回繰り返した後８５０
℃の高温で焼成して膜厚３０μｍの誘電体層３を形成し
た。 （３） 次に、誘電体層３の上部電極及び抵抗側電極と
してＡｇ／Ｐｄペーストを８５０℃程度の高温で焼成し
膜厚１０μｍの上部電極４と抵抗側電極５を形成した。 （４） 次に、抵抗ペーストとしてＲｕＯ2系ペースト
を印刷法を用いて所定の位置に塗布して１５０℃で乾燥
した後８５０℃程度の高温で焼成して膜厚１０μｍの抵
抗層６を形成した。 （５） 次に、誘電体層３の上部を覆うように結晶化ガ
ラスを塗布し１５０℃で乾燥した後８５０℃程度の高温
で焼成して膜厚２０μｍの第１ガラス層を形成し、その
後、素子全面を覆うように非晶質ガラスペーストを塗布
し１５０℃で乾燥した後６００℃程度の高温で焼成して
膜厚２０μｍの第２ガラス保護層を形成して保護層８を
形成した。 （６） 最後にＡｇ／Ｐｄペーストで端子電極７Ａ，７
Ｂを形成し、Ｎｉめっき及びはんだめっきを施してチッ
プ型ＣＲ素子（２．０ｍｍ×１．２５ｍｍ（ｃ２０）サ
イズ）とした。
【００４２】得られたチップ型ＣＲ素子のコンデンサ部
分と抵抗部分の段差は、実質的に抵抗層の厚さ相当分で
あり、極めて小さかった。また、このチップ型ＣＲ素子
では、誘電体層と抵抗層とを積層したことにより、小型
化が図れ、用いたアルミナ基板も実施例１に比べて小さ
いもので足りた。
分と抵抗部分の段差は、実質的に抵抗層の厚さ相当分で
あり、極めて小さかった。また、このチップ型ＣＲ素子
では、誘電体層と抵抗層とを積層したことにより、小型
化が図れ、用いたアルミナ基板も実施例１に比べて小さ
いもので足りた。
【００４３】
【発明の効果】以上詳述した通り、本発明のチップ型Ｃ
Ｒ素子は、コンデンサ部分と抵抗部分との段差が非常に
小さいため、この段差解消に要する保護層形成のための
作業を大幅に軽減することができる。
Ｒ素子は、コンデンサ部分と抵抗部分との段差が非常に
小さいため、この段差解消に要する保護層形成のための
作業を大幅に軽減することができる。
【００４４】請求項２のチップ型ＣＲ素子であれば、更
にチップ型ＣＲ素子の小型化が可能となり、機器の小型
化が図れる。
にチップ型ＣＲ素子の小型化が可能となり、機器の小型
化が図れる。
【図１】請求項１のチップ型ＣＲ素子の実施の形態を示
す断面図である。
す断面図である。
【図２】（ａ）図は請求項２のチップ型ＣＲ素子の実施
の形態を示す断面図、（ｂ）図は同平面図である。
の形態を示す断面図、（ｂ）図は同平面図である。
【図３】従来のチップ型ＣＲ素子の実施の形態を示す断
面図である。
面図である。
１ アルミナ基板 ２ 下部電極（第１の電極） ３ 誘電体層 ４ 上部電極（第２の電極） ５ 抵抗側電極（第３の電極） ６ 抵抗層 ７Ａ，７Ｂ 端子電極 ８Ａ 第１ガラス層 ８Ｂ 第２ガラス層 ８ 保護層 １０，１０Ａ チップ型ＣＲ素子 １１ 絶縁体層 １２ 接着層
Claims (2)
- 【請求項１】 基板上に誘電体層と抵抗層とが直列に配
置されたＣＲ素子において、 該誘電体層の近傍に絶縁体層が設けられており、前記抵
抗層は該絶縁体層上に設けられていることを特徴とする
チップ型ＣＲ素子。 - 【請求項２】 基板上に誘電体層と抵抗層とが直列に配
置されたＣＲ素子において、 該誘電体層と抵抗層とは積層状に設けられていることを
特徴とするチップ型ＣＲ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318367A JPH11150205A (ja) | 1997-11-19 | 1997-11-19 | チップ型ｃｒ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318367A JPH11150205A (ja) | 1997-11-19 | 1997-11-19 | チップ型ｃｒ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150205A true JPH11150205A (ja) | 1999-06-02 |
Family
ID=18098367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9318367A Pending JPH11150205A (ja) | 1997-11-19 | 1997-11-19 | チップ型ｃｒ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766214B1 (ko) | 2006-11-03 | 2007-10-10 | 트루 라이트 코포레이션 | 다기능 박막 저항기-커패시터 어레이 및 그 제조방법 |
| JP2008198846A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 多層配線基板およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276617A (ja) * | 1990-03-26 | 1991-12-06 | Mitsubishi Electric Corp | チツプ電子部品 |
| JPH04123521U (ja) * | 1991-04-23 | 1992-11-09 | ヤマハ株式会社 | 電子部品 |
| JPH05166672A (ja) * | 1991-12-13 | 1993-07-02 | Murata Mfg Co Ltd | 複合部品 |
| JPH08264384A (ja) * | 1996-04-16 | 1996-10-11 | Rohm Co Ltd | チップ型複合電子部品 |
| JPH08265084A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Materials Corp | チップ型フィルタ |
-
1997
- 1997-11-19 JP JP9318367A patent/JPH11150205A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276617A (ja) * | 1990-03-26 | 1991-12-06 | Mitsubishi Electric Corp | チツプ電子部品 |
| JPH04123521U (ja) * | 1991-04-23 | 1992-11-09 | ヤマハ株式会社 | 電子部品 |
| JPH05166672A (ja) * | 1991-12-13 | 1993-07-02 | Murata Mfg Co Ltd | 複合部品 |
| JPH08265084A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Materials Corp | チップ型フィルタ |
| JPH08264384A (ja) * | 1996-04-16 | 1996-10-11 | Rohm Co Ltd | チップ型複合電子部品 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766214B1 (ko) | 2006-11-03 | 2007-10-10 | 트루 라이트 코포레이션 | 다기능 박막 저항기-커패시터 어레이 및 그 제조방법 |
| JP2008198846A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 多層配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746212B2 (en) | Temperature sensor and method for its production | |
| WO2007034759A1 (ja) | チップ抵抗器 | |
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| JPH10303066A (ja) | Ｃｒ素子 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP4671511B2 (ja) | 配線基板の製造方法 | |
| JPH09120930A (ja) | 積層セラミックコンデンサ | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| JP2000174423A (ja) | 配線基板およびその製造方法 | |
| JPH07212042A (ja) | 多層セラミック基板及びその製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JPH08203773A (ja) | チップ型積層セラミックコンデンサの製造方法 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0365034B2 (ja) | ||
| JP2003289001A (ja) | 厚膜電子部品 | |
| JPH09186004A (ja) | Ｃ−ｒ複合電子部品 | |
| JPH0828577B2 (ja) | セラミック積層基板の製造方法 | |
| JPH05243072A (ja) | チップ状電子部品およびその製造方法 | |
| JP2763470B2 (ja) | 配線基板 | |
| JP2001217146A (ja) | コンデンサの製造方法 | |
| JPS5853853A (ja) | 電子回路用構成体 | |
| JPH0888138A (ja) | セラミック電子部品 | |
| JP2000133906A (ja) | 容量素子付き回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |