JPS5853853A - 電子回路用構成体 - Google Patents

電子回路用構成体

Info

Publication number
JPS5853853A
JPS5853853A JP15269781A JP15269781A JPS5853853A JP S5853853 A JPS5853853 A JP S5853853A JP 15269781 A JP15269781 A JP 15269781A JP 15269781 A JP15269781 A JP 15269781A JP S5853853 A JPS5853853 A JP S5853853A
Authority
JP
Japan
Prior art keywords
layer
plating
metallized layer
electronic circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15269781A
Other languages
English (en)
Other versions
JPS6347150B2 (ja
Inventor
Shinzo Anazawa
穴沢 信造
Seishi Yamada
山田 斉士
Kuniharu Noda
野田 邦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
NEC Corp
Original Assignee
Narumi China Corp
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp, NEC Corp, Nippon Electric Co Ltd filed Critical Narumi China Corp
Priority to JP15269781A priority Critical patent/JPS5853853A/ja
Publication of JPS5853853A publication Critical patent/JPS5853853A/ja
Publication of JPS6347150B2 publication Critical patent/JPS6347150B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子等を含む電子回路を取り付けるため
に使用される電子回路用構成体に関するものである。こ
こで、電子回路用構成体とは半導体素子等を収納する容
器及び半導体素子等を支持するだめの支持基板等を含む
ものとする。
一般に、この種の電子回路用構成体はセラミツク等の絶
縁材料によって形成された基板を有し、この基板には、
収納又は支持されるべき半導体素子等との電気的接続を
行なうために、タングステンのようなりフラクトリーメ
タルを含むメタライズ層が被着されている。このメタラ
イズ層は半導体素子及び外部接続用リード等を取り付け
た後、ニッケルあるいは金等のメッキ層で被覆されるの
が普通である。これはメタライズ層を形成するタングス
テン等が比較的低温で酸化され易く、且つ、腐食され易
いという特性上の欠点を備えているためである。
一方、メタライズ層上にメッキ等を施す場合。
メタライズ層を完全にメッキ層によって覆うことは構成
体の構造上極めて困難である。例え・ケ。
基板上にメタライズ層を挾んで壁部材を積層した構造の
構成体では、積層された壁部材の周辺には、メタライズ
層がメッキ層によって覆われることなく露出しており、
°また。基板にスルーホールを設け、このスルーホール
をメタライズ層で覆い、このスルーホールの一部を壁部
材によってカバーするような形式の構成体では、スルー
ホール全体を一様にメッキすることは難しい。更に、メ
タライズ層は基板の角部等において薄くなり勝ちであり
、且つ、このような部分はメッキされにくい。
いずれにしても、メッキ層によって覆われていないメタ
ライズ層は酸化、腐食され、メタライズ層の断線あるい
は短絡の一因となる。
本発明の目的はメタライズ層の断線あるいは短絡事故を
防止することができる電子回路用構成体を提供すること
である。
本発明の他の目的はメッキが施されにくい部分に位置す
るメタライズ層の腐食及び酸化を防ぐことが可能な電子
回路用構成体を提供することである。
本発明によれば、絶縁材料によって形成される基体と、
この基体の一部に被着された環境により影響を受けやす
い第1の材料からなる導体層と、導体層の露出した部分
に被着された第1の材料より耐食性のよい第2の材料か
らなる耐食金属層と、耐食金属層によって覆うことがで
きない導体層上の領域に被覆された絶縁層とを有する電
子回路用構成体が得られる。
以下9図面を参照して、説明する。
第1図及び第2図を参照すると、従来の電子回路用構成
体として、マルチレイヤーパッケージが示されている。
このパッケージはアルミナを主成分とするセラミックか
らなる基体10を有し、この基体10は下部材11と上
部材12とを積層して構成されている。下部材11の表
面には、タングステン又はモリブデンのようなりフラク
トリーメタルを主成分とするメタライズ層16が基体1
0の内部に収納される半導体素子(図示せず)等との電
気的接続のために被着されている。このためメタライズ
層15は上部材12の底部を通って半導体素子の収納空
間まで延在している。また、メタライズ層16の外側に
露出した部分には、それぞれ外部引出リード14が取り
付けられている。
第2図に詳細に示すように、外部引出リード14はメタ
ライズ層13の露出した部分に被着されたニッケル等の
メッキ層16上に銀銅ロー等のロー材17により接続さ
れている。このように、外部引出リード14の下側に、
メッキ層16が設けられるのは、ロー材17とメタライ
ズ層16を形成するタングステン等の濡れ性が悪いため
と、メタライズ層13の酸化及び腐食を防止するためで
ある。更に、外部リード14及びロー材17はニッケル
メッキ層18及び金メッキ層19によって被覆され、メ
タライズ層16が外気に対して露出するのを回避してい
る。
しかしながら、第2図に矢印で示すように。
下部材11と上部材12との積層部の周辺では。
微視的にはメタライズ層13が引出の状態になっている
ことが判明した。これはニッケル又は金メッキの付きま
わりが積層部周辺において悪く、シたがって、ロー材1
7も積層部周辺を覆うことができないためである。メッ
キの付き捷わりが悪くなる原因として、メッキの際9発
生期の水素が積層部周辺に泡となって滞留し、メツキ液
がメタライズ層16に接触しないためと考えられる。
また、上部材12は下部材11と同様に、アルミナを主
成分とするグリーンシート(未焼結のセラミックシート
)を金型で打ち抜いて形成される。このように、金型で
打ち抜いた場合、上部材12の積層部端を形成する角部
は丸味をおびたり、第2図に示すように、内側へ切れ込
んだり、あるいは、欠けが生じたり、異物が入り込んだ
りすることがある。このため、上部材12の積層部端に
気泡が滞留し易い形状となっていることもある。
いずれにしても、メタライズ層13が露出したままの電
子回路用構成体10を半導体装置の使用状態を模した加
速試験9例えば、高温高湿試験(85℃、85%RH(
相対湿度)保管)するとメタライズ層13の断線あるい
は短絡事故が多々発生した。
実施例1 第3図を参照すると1本発明の実施例に係る電子回路用
構成体はメタライズ層13の上部材12で覆われる部分
及びその近傍にアルミナ等を主成分とする絶縁層21を
被覆形成している。
したがって、第2図で示された下部材11及び上部材1
2の積層部端は絶縁層21で被覆され。
これによって、メタライズ層13上の被覆欠陥を防止す
ることができる。このように、メタライズ層13上のメ
ッキを施しにくい部分を予め絶縁層21で被覆した状態
で、第2図の場合と同様に、外部引出リード14の接続
並びにメッキ層の形成を行なう。
以下、第3図に図示された電子回路用構成体の製法を説
明する。まず、アルミナを主成分とし、このアルミナに
バインダー及び溶剤を加えたグリーンシートを2枚用意
し、下部材11及び上部材12を形成するのに必要な形
状を備えた金型を用いてそれぞれ打抜き加工する。打抜
き加工されたグリーンシートのうち、特に、下部材11
用のグリーンシートには、半導体素子搭載用マウントパ
ターン、ポンディングパターン。
及び外部接続用パターン等、所望の導体パターンがスク
リーン印刷法等により形成される。尚。
上部材12を形成するグリーンシート上にも。
必要に応じて導体パターンを被着する。これら導体パタ
ーンはタングステン、モリブデン等を主成分とし、これ
にバインダー及び溶剤を加えたペーストによって形成さ
れ、焼結することによってメタライズパターンとなる。
次に、アルミナにバインダーと溶剤を加えた絶縁ペース
トを用意し、この絶縁ペーストを上部材12の下部及び
その周辺部分を覆うようにスクリーン印刷法により被着
し、5〜200ミクロンの厚さを有する絶縁層パターン
を形成する。
以上の工程により出来上った2枚のグリーンシートを正
確に位置合せした後、熱と圧力を加えて、積層基体を形
成する。その後、積層基体は所望の製品形状にカッティ
ングされ、湿潤水素雰囲気中で、約1600℃で焼結さ
れる。更に。
外部引出リード14を接続するため、積層基体上に露出
しているメタライズ層16部分に、ニッケルメンキを施
し、メッキ層16を形成する。
次に、コバーあるいは42合金等からなる外部引出リー
ド14を銀銅ロー等のロー材17を用いてメッキ層16
上にロー接する。更に、耐食性。
半田付性、ボンディング性等を具備させるために、ニッ
ケルメッキ及び金メッキを施し、メッキ層18及び19
を順次被着する。
このような構成では、第2図における上部材12の積層
端部が欠けたり、あるいは、丸くなって、メタライズ層
13との間に微小な隙間が生じていても、メタライズ層
13は絶縁層21によって被覆されている。したがって
、メタライズ層13は絶縁層21及びメッキ層16によ
って外気に対して完全に保護されているため、高温高湿
等の条件に長時間曝されても、断線及び短絡事故をなく
すことができる。因みに1本発明に係る絶縁層21の有
無による高温高湿保管試験(試験条件:85℃85%R
H,1000Hr保管)の結果を示す。
以下余白 絶縁層  断  線  短  絡 有   0/1000個  0/ 1000個無   
6/1000個 2/1000個上記結果からも明らか
力通り、実施例1のように、絶縁層21によって積層部
周辺のメタライズ層16を被覆した場合、メタライズ層
13の断線、短絡を皆無にできる。
実施例2 第4図及び第5図を参照すると、下部材11及び上部材
12とをメタライズ層16を介して積層すると共に、下
部材11の周辺にスルーホール23を設けた従来の電子
回路用構成体が示されている。この構成体では、スルー
ホール230部分に、銀銅ロー等のロー材17がメニス
カス形状に被着されており、これによって、外部引出リ
ード14の接着強度を高めている。まだ。
第5図に示すように、メタライズ層13は下部材11の
上面から下面までスルーホール23ヲ通って延在してお
り、ロー材17はスルーホール26内のメタライズ層1
3上にニッケル等のメッキ層16を介して接着されてい
る。この場合。
メッキ層16はスルーホール26内のメタライズ層13
を完全には覆うことができず2例えば。
第5図に矢印で示したように、下部材11と上部材12
との積層部に隣接したスルーホール26内のメタライズ
層13はメッキ層16によって被覆されることなく露出
したままになっている。
したがって、上述した部分のメタライズ層16は酸化又
は腐食され易い状態になっている。
第6図を参照すると9本発明の実施例に係る電子回路用
構成体はスルーホール23内のメタライズ層16のうち
、メッキ層16が被着しにくい部分、即ち、下部材11
と上部材12との積層部に隣接した部分を絶縁層21に
よって被覆している。このような構成体は導体パターン
を塗布した下部材11を上部材12と積層した後、所望
の大きさに切断し、スルーホール23内の積層部近傍に
スクリーン印刷、タコ印刷、ポツテング、又は筆塗り等
により、絶縁層コートを施し、以後、実施例1と同様な
工程を経ることによって製作できる。
また、この実施例ではスルーホール23内にメニスカス
形状にロー材17を被着することによって外部引出リー
ド14を取り付ける場合を説明したが、下部材11又は
上部材12の側面に。
スルーホールなしで、外部引出リードを取り付ける場合
にも9本発明は同様に適用できる。
実施例3 第7図及び第8図を参照すると9本廃明の更に他の実施
例に係る電子回路用構成体は第6図と同様に2周辺にス
ルーホール26を有する下部材11と、壁部を形成する
上部材12とを備えている。スルーホール23内には、
メタライズ層16が被着されており、このスルーホール
23内のメタライズ層13は下部材11の上面及び下面
上のメタライズ層と連続している。更に、スルーホール
23内のメタライズ層13上には、実施例1及び2の場
合と同様な材料によって形成された絶縁層21が被着さ
れている。絶縁層21は下部材11の上面のメタライズ
層16の上まで一部延在し、下部材11の角部を覆って
いる。
したがって、積層一体化された下部材11と上部材12
との端部とメタライズ層13間の僅かな隙間が絶縁層2
1で被覆されており、第5図に示すようなメタライズ層
13の露出を防止できる。
この実施例に係る構成体は下部材11及び上部材12と
なる2枚のグリーンシートを所定の金型を用いて打抜い
た後、導電パターンを導体ペーストを使用して形成し、
続いて、絶縁層ペーストによりスルーホール印刷を行な
い、−以後、焼結等を行なうことによって製作できる。
絶縁層をスルーホール印刷する方法として、絶縁層ペー
ストを塗布した後、グリーンシート下面から真空引きし
、絶縁層ペーストの垂れ効果によりスルーホールを規定
する壁面に均一にペーストを分布させる方法が考えられ
る。伺、スルーホール23は上部材12.するいは、下
部材11及び上部材12の双方にある場合にも1本発明
は同様に適用できる。
以下余白 実施例4 第9図を参照すると1本発明の他の実施例に係る電子回
路用構成体は下部材11及び上部材12の双方の周辺に
、スルーホール23を備えている。各下部材11及び上
部材12の上下面には。
メタライズ層13が被着されており、各メタライズ層1
3はスルーホール26を規定する各部材の側面上にも延
在している。また、下部材11及び上部材12とが接す
る境界部のメターライズ層16上には、絶縁層21が設
けられており、これによって、メタライズ層13を保護
している。
言い換えれば、上記した境界部のメタライズ層13には
メッキ層が被着しに<<、メタライズ層13をメッキ層
によって保護することが難しいが、この実施例では、メ
ッキ層の欠陥を絶縁層21によって補うことができる。
第9図に示すような絶縁層21は通常のスフ 。
リーン印刷法を若干変形することによって形成される。
具体的に言えば、積層されたグリーンシートのスルーホ
ール内に、絶縁ペーストが付着した状態で、スルーホー
ル内の真空引きを加減することによってこの絶縁層21
は形成できる。
実施例5 第10図を参照すると9本発明のもう一つの実施例に係
る電子回路用構成体は絶縁体からなる単一の基板上に、
メタライズ層13を施して形成される基体に、絶縁層2
1を被着した構成を備えている。ここで、絶縁層21は
基体の角部及びその周辺に被着されており、これによっ
て。
メッキ層によって被覆し難い部分を絶縁層21により保
護していることがわかる。
以上述べた様に9本発明では、絶縁層を施すことにより
、メタライズ層を保護するメッキ層の欠陥を補い、内外
部環境によって酸化、腐食されない電子回路用構成体が
得られる。実、施例においては、アルミナを用いたアル
ミナ磁器を例として上げたが9本発明はフォルステライ
ト。
スピネル、あるいは、別焼成でコートできるガラス等を
用いた構成体にも適用できることは言うまでもない。
【図面の簡単な説明】
第1図は従来の電子回路用構成体の一例を示す斜視図、
第2図は第1図の一部を拡大して示す断面図、第6図は
本発明の一実施例に係る電子回路用構成体を示す斜視図
、第4図は従来の電子回路用構成体の他の例を示す概略
断面図。 第5図は第4図の一部をより詳細に示す断面図。 第6図は本発明の他の実施例に係る電子回路用構成体を
示す断面図、第7図は本発明あ更に他の実施例に係る電
子回路用構成体の一部を示す斜視図、第8図は第7図に
示した部分を使用した構成体を示す断面図、第9図は本
発明?より他の実施例に係る電子回路用構成体の断面図
。 及び第10図は本発明の他の実施例に係る電子回路用構
成体の断面図である。 記号の説明 10:積層基体 11:下部材 12:上部材16:メ
タライズ層 14:外部引出リード16:メッキ層 1
7:ロー材 18:メッキ層19:メッキ層 21:絶
縁層 23:スルーホール

Claims (1)

  1. 【特許請求の範囲】 1、絶縁材料によって形成される基体を備えた電子回路
    用構成体において、前記基体の一部に設けられた環境に
    より比較的影響を受は菖い第1の材料からなる第1の導
    体層と、前記導体層の露出した部分に被覆され、前記第
    1の材料より環境の影響を受けにくい第2の材料からな
    る第2の導体層と、前記第2の導体層によって覆われて
    いない前記第1の導体層の部分に被着され。 前記第1の導体層の露出を防止するための絶縁層とを有
    することを特徴とする電子回路用構成体。 2、特許請求の範囲第1項において、前記基体は第1の
    絶縁体と第2の絶縁体とを前記第1の導体層を挾んで積
    層した形状を備えると共に、前記第1の導体層は両路縁
    体で挾まれた部分と。 この部分に連続し9両絶縁体の少なくとも一方の方向へ
    の引出部分とを有し、前記第1及び第2の絶縁体の積層
    部に隣接した前記引出部分は絶縁層によって被覆されて
    いることを特徴とする電子回路用構成体。 3、特許請求の範囲第1項において、前記基体は互いに
    対向する2つの主面と、該主面間に延びる側面とを備え
    、前記絶縁層は前記側面と各主面との間の角部を覆うよ
    うに設けられていることを特徴とする電子回路用構成体
JP15269781A 1981-09-26 1981-09-26 電子回路用構成体 Granted JPS5853853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15269781A JPS5853853A (ja) 1981-09-26 1981-09-26 電子回路用構成体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15269781A JPS5853853A (ja) 1981-09-26 1981-09-26 電子回路用構成体

Publications (2)

Publication Number Publication Date
JPS5853853A true JPS5853853A (ja) 1983-03-30
JPS6347150B2 JPS6347150B2 (ja) 1988-09-20

Family

ID=15546158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15269781A Granted JPS5853853A (ja) 1981-09-26 1981-09-26 電子回路用構成体

Country Status (1)

Country Link
JP (1) JPS5853853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080018A (ja) * 2017-10-27 2019-05-23 京セラ株式会社 接合構造および半導体パッケージ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535813U (ja) * 1978-08-29 1980-03-07
JPS5544749A (en) * 1978-09-25 1980-03-29 Nec Corp Substrate for mounting semiconductor device
JPS5698843A (en) * 1980-01-09 1981-08-08 Nec Corp Preparation of semiconductor device
JPS5778651U (ja) * 1980-10-30 1982-05-15
JPS57201849U (ja) * 1981-06-17 1982-12-22

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535813U (ja) * 1978-08-29 1980-03-07
JPS5544749A (en) * 1978-09-25 1980-03-29 Nec Corp Substrate for mounting semiconductor device
JPS5698843A (en) * 1980-01-09 1981-08-08 Nec Corp Preparation of semiconductor device
JPS5778651U (ja) * 1980-10-30 1982-05-15
JPS57201849U (ja) * 1981-06-17 1982-12-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080018A (ja) * 2017-10-27 2019-05-23 京セラ株式会社 接合構造および半導体パッケージ

Also Published As

Publication number Publication date
JPS6347150B2 (ja) 1988-09-20

Similar Documents

Publication Publication Date Title
JP3376971B2 (ja) セラミック電子部品
CN111863450B (zh) 中介体及包括该中介体的电子组件
US5156903A (en) Multilayer ceramic substrate and manufacture thereof
US5760466A (en) Semiconductor device having improved heat resistance
JPH06173081A (ja) 電子部品
JPS5821847A (ja) 電子部品取付用構成体の製造方法
JP3118509B2 (ja) チップ抵抗器
JPS5853853A (ja) 電子回路用構成体
JP3740374B2 (ja) 多数個取り配線基板
JPH11345734A (ja) 積層セラミックコンデンサ
JP3716124B2 (ja) 半導体素子収納用パッケージ
JP2003282795A (ja) 配線基板
JPS6038843A (ja) 半導体装置およびその製造方法
JP4423181B2 (ja) 複数個取り配線基板
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3270803B2 (ja) 配線基板
JP3935833B2 (ja) 電子装置
JPH11150205A (ja) チップ型cr素子
JP2784129B2 (ja) 半導体素子収納用パッケージ
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH0365034B2 (ja)
JP2728583B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0529145B2 (ja)
JPH04137752A (ja) メタライズ金属層を有するセラミック基板の製造方法
JPS61144049A (ja) 混成集積回路用基板