JP2006229036A - 回路基板及び回路基板製造方法 - Google Patents

回路基板及び回路基板製造方法 Download PDF

Info

Publication number
JP2006229036A
JP2006229036A JP2005042193A JP2005042193A JP2006229036A JP 2006229036 A JP2006229036 A JP 2006229036A JP 2005042193 A JP2005042193 A JP 2005042193A JP 2005042193 A JP2005042193 A JP 2005042193A JP 2006229036 A JP2006229036 A JP 2006229036A
Authority
JP
Japan
Prior art keywords
conductive ink
circuit board
liquid material
exposed portion
conductor exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005042193A
Other languages
English (en)
Inventor
Kazuo Shimizu
一夫 清水
Makoto Kurosawa
誠 黒澤
Eiichi Toyama
栄一 外山
Hideaki Nishimura
秀明 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Printing Systems Ltd
Original Assignee
Ricoh Printing Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Printing Systems Ltd filed Critical Ricoh Printing Systems Ltd
Priority to JP2005042193A priority Critical patent/JP2006229036A/ja
Publication of JP2006229036A publication Critical patent/JP2006229036A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】
断線や欠損不良等がない信頼性の高い回路基板及びスクリーン印刷法における廃液の発生や工程の複雑さを解消し、高価な金やニッケル等からなる導電性インクの使用量を削減した回路基板製造方法を提供する。
【解決手段】
単層又は多層基板の導体露出部(1a)に、導体露出部(1a)の金属材料とは異なる金属のナノ粒子を分散させた粘度5〜20mPs・sの液体材料を、インクジェット法を用いて塗布した回路基板において、前記液体材料を複数回に分けて塗布する、導体露出部(1a)の面積をS、1回目に前記液体材料を塗布する面積をS1、2回目以降に前記液体材料を塗布する面積をS2とした時S>S1>S2となるように、S1及びS2を設定し、インクジェット法を用いて前記液体材料を塗布する。
【選択図】 図1

Description

本発明は、単層又は多層基板の導体露出部に、導体部金属材料とは異なる金属のナノ粒子を分散させた液体材料を、インクジェット法を用いて塗布した回路基板及び回路基板製造方法に関するものである。
電子回路基板は、多数の端子部を有している。各端子部に部品を実装する場合は、半田、あるいは、導電性微粒子を混入した異方性導電性接着剤等の接合部剤を使用していた。端子部には、半田やワイヤーボンディング等との接合力の向上や、電気抵抗の上昇を防ぐことを目的として、例えば、金、ニッケル、錫、またはそれらの合金の複合被覆が施されていた。また、部品を実装しない端子部においても劣化を防ぐために、表面に上記と同様の被覆を施す場合があった。
従来は、前記のような端子部の被覆方法として、主にめっき法が利用されていた。めっき法は、回路基板を大量に製作する場合の生産性に優れていた。
また、従来は、端子部と同時に、製作される回路基板の全面にめっきが施されていたが、必要な部分のみにめっきを施し、高価な金やニッケルなどの使用量を減らすため、めっきをしない部分にレジストを塗布するなど、マスクを使用して回路基板を製作していた。
スクリーンマスクを用いたスクリーン印刷法で、必要な部分のみにペースト状にした被覆材料を付着させる方法もあった。
また、多層基板の場合、フォトリソグラフィ工程やスクリーンマスクを使用せずに基板を重ね合わせた後、ドリルやレーザーなどによりビア部を形成し、ビア部を導電性の材料で穴埋めするものもあった(例えば、特許文献1及び2参照)。
さらに、フォトリソグラフィ技術やエッチング技術を用いて貫通穴(貫通ビア部)を形成し、インクジェット法を用いて導電性の材料を貫通ビア部に埋め込むものもあった(例えば、特許文献3及び4参照)。
特開平8−130371号公報
特開2001−156453号公報
特開2003−243327号公報
特開2004−247572号公報
レジストによるマスクを使用してめっきを行う場合は、レジストの塗布、露光、現像、洗浄及び剥離などのフォトリソグラフィ工程が必要となり、化学廃液量が増加する原因となっていた。
また、スクリーン印刷法を用いて、めっきが必要な部分のみにペースト状にした被覆材料を付着させるためのスクリーンマスクの製作には、フォトリソグラフィ工程に加え、エッチングなどの工程が必要となり、配線パターンを変更するたびに、それに対応したスクリーンマスクの製作及び管理が必要となり煩わしかった。さらに、基板に段差がある場合は被覆材料を付着させるのが困難であった。
上記のように、フォトリソグラフィ工程を用いるめっき法は、工程の煩雑さ、廃液の発生及び材料の浪費が問題であった。
多層基板の製造において、基板を重ね合わせた後、ドリルやレーザーなどによりビア部を形成し、インクジェット法を用いてビア部を導電性の材料で穴埋めする場合は、ビア部が深いため、金属のナノ粒子を分散させた液体材料(導電性インク)を多量に塗布する必要があり、高価な導電性インクの消費量が多くなっていた。また、塗布後、導電性インクの金属のナノ粒子を分散させていた溶剤が揮発するため、乾燥や体積収縮により、ビア部に割れを生じ、多層基板の確実な接合ができなかった。
本発明は、単層又は多層基板の導体露出部に、該導体露出部の金属材料とは異なる金属のナノ粒子を分散させた粘度5〜20mPs・sの液体材料を、インクジェット法を用いて塗布した回路基板において、前記液体材料を複数回に分けて塗布する、前記導体露出部の面積をS、1回目に前記液体材料を塗布する面積をS1、2回目以降に前記液体材料を塗布する面積をS2とした時S>S1>S2となるように、前記S1及びS2を設定し、インクジェット法を用いて前記液体材料を塗布したことを特徴とする。
また、前記液体材料が、金のナノ粒子を分散させた液体であることを特徴とする。
また、前記導体露出部に複数回に分けて塗布する前記液体材料が、それぞれ異なる金属のナノ粒子を分散させてなることを特徴とする。
また、前記導体露出部の表面粗さRaが1〜10μmであることを特徴とする。
また、室温以上に加熱した前記導体露出部に、前記液体材料を塗布したことを特徴とする。
本発明によれば、断線や欠損不良等がない信頼性の高い回路基板を提供することができる。また、スクリーン印刷法における廃液の発生や工程の複雑さを解消し、高価な金やニッケル等からなる導電性インクの使用量を削減した回路基板製造方法を提供することができる。
以下、図面を参照して本発明の実施例について詳細に説明する。
(実施例1)
本発明について図1及び図2を用いて説明する。図1に、単層基板におけるビア部3の断面形状を示す。1は導体、2は絶縁層、1aは導体露出部を示す。導体露出部1aに、金属のナノ粒子を分散させた液体材料を導電性インクとして用い、インクジェット法により塗布する。金属のナノ粒子としては、端子部の加工に多用される金をナノ粒子化したものを使用した。金属の平均粒子径は0.01〜100nmが好ましい。より好ましくは0.5〜10nmである。これにより、抵抗が小さく信頼性の高い導通が得られた。例えば、ハリマ化成製のNPシリーズ、ナノペースト微細配線用金属ペースト等が使用できる。他方、銀を使用した場合は、空気中の水分がウィスカー状になり、いわゆるマイグレーションを発生しやすくなり、隣接する導体を短絡する場合がある。
導電性インクの粘度は、インクジェット法で安定した塗布が可能な5〜20mPs・sとした。導電性インクは2回に分けて導体露出部1aに塗布する。導電性インクを塗布する前には、導体露出部1aの異物や汚れを取り除き、また、表面を活性化して導電性インクが均一に濡れ広がるように洗浄を行なう。本実施例においては、廃液等の発生が無く、導体1の酸化を起こさない、アルゴンプラズマを用いて洗浄及び濡れ性の改善を行った。プラズマを得るためのガスは、アルゴンの他に、水素、またはアルゴンと水素の混合気体でも良い。
導電性インクを塗布する面積は、1回目の導電性インク塗布面積S1よりも2回目以降の導電性インク塗布面積S2を小さく、かつ1回目の導電性インク塗布面積S1は導体露出部1aの面積Sよりも小さく設定する。2回目に重ね塗りされた導電性インク層5は、1回目の導電性インク層4のように濡れ広がらない。これは、導電性インク層4の上に新たに塗布された導電性インクの溶媒は、当接する下層の導電性インク層4に吸収され易いこと、また、導電性インク中の金属のナノ粒子自身は、互いにそれぞれ溶媒中で分散するように作られているために、金属のナノ粒子同士の濡れ性が低いために起こる。
ここで、複数回に分けて導電性インクを塗布する方法は、電気的に制御してもまた機械的動作において行っても特に制限はない。1回目に塗布するというのは、導体露出部1a上に直接塗布することで、一層目の導電性インクを塗布することである。同様に、2回目に塗布するというのは、一層目の導電性インク層4の上に塗布することで、これが2層目の導電性インク層5となる。
さらに、インクジェット法で使用される導電性インクは、スクリーン印刷法などで使用される一般のペーストなどよりも粘度が低いため、流動しやすく、導電性インクの表面張力及び絶縁層2の障壁効果により、1回目の導電性インクの塗布で導体露出部1a周辺部の導電性インク層4が厚くなる。2回目に導電性インクを塗布する面積S2を、1回目に導電性インクを塗布した面積S1よりも小さく設定して導電性インクを重ねて塗布することで、導体露出部1a全面を均一な膜厚のインク層で被覆することができた。つまり、導電性インク層4の膜厚が薄い導体露出部1aの中央部に、2回目の導電性インクが塗布されるように、2回目に導電性インクを塗布する面積S2を設定することが望ましい。
本実施例においては、沸点が150から200℃の溶媒を用いた導電性インクを、80から100℃に加熱した導体露出部1aに2回に分けて塗布した。この際、導体露出部1aの面積をS、1回目の導電性インクの塗布面積をS1、2回目の導電性インクの塗布面積をS2とした時、S>S1>S2となるように、S1及びS2を設定したため、信頼性の高い回路基板を得ることができた。信頼性をさらに向上させるために3回目の導電性インクを塗布してもよい。この際、3回目の塗布は、導電性インク層5に当接し、3回目の導電性インクの塗布面積をS3とするとS>S1>S2>S3となるように面積を設定するとよい。
なお、導体露出部1aは、室温以上に加熱することが望ましい。本実施例においては、回路基板をラバーヒータで加熱して、導電性インクを塗布する導体露出部1aを80〜100℃に加熱した。基板を室温以上に加熱した状態で導電性インクを塗布することにより、溶剤の揮発が加速されるため、導電性インクが導体露出部1aの周辺に広がり、導体露出部1a中央部の導電性インク層4および5の膜厚が薄くなるのを抑制することができた。
導電性インク塗布後、回路基板を200〜230℃程度に設定した焼成炉にて約1時間焼成することで、導電性インク中の溶媒及び分散剤等の有機物が消失し、金のナノ粒子の融合融着により回路基板が形成される。本実施形態においては、電気抵抗を小さくするため焼成の条件を200〜230℃で約1時間とした。金のバルク材の比抵抗値は2μΩ・cmであるが、金属のナノ粒子を用いた配線の場合は、配線が多孔質状となるため、一般的には、比抵抗値は5〜10μΩ・cmとなる。この範囲の比抵抗値であれば電気的導通を十分得ることができる。さらに、インクジェット法によって導電性インクをビア部3に塗布して得られた導電性インク層4及び5は、非常に薄く、電気抵抗の影響は少ないため、焼成の条件を例えば、180℃で30分のようにより低温かつ短時間にして比抵抗値が数Ω・cmになっても問題ない。
なお、本発明において一回の塗布で得られた導電性インク層4の膜厚は、導電性インク1ドットの重量を20ng、導体露出部1a上に広がったインク径をφ60μm、導電性インク中の金のナノ粒子含有量を30〜50wt%及び金の比重を19として算出したところ0.1〜0.2μmであった。
また、本実施例においては、1回目及び2回目の塗布共に金のナノ粒子を分散させた液体材料を導電性インクとして用いたが、導体1に使用される材料として最も汎用な銅に塗布すると、銅が金へ拡散する場合がある。このような場合、1回目の導電性インクとして、ニッケル又は、金とニッケルを混合した導電性インクを用いることも可能である。
図3に、多層基板におけるビア部3(貫通ビア)の構成を示す。各層で導体1範囲内に、交互にブラインドビア3aを構成することで、ビア部3の深さを深くとる必要がなくなり、微少量の導電性インクで導体露出部1aへの塗布が可能になった。
また、多層基板の場合は、貫通穴(ビア部3)は連通穴とせずに、図3のように階段状に各層を接続するラダー方式を用いることで、深いビア部に多量の導電性インクを塗布する必要がなくなり、高価な導電性インクの消費量を減らすことができた。なお、基板への導電性インクの塗布に関しては、上記したため省略する。
(実施例2)
本実施例では、導体露出部1a表面の濡れ性及び導電性インクの密着性を改善するため、導体露出部1a表面に微小な凹凸をつけた(図4)。それ以外は実施例1と同様の方法で回路基板を作成した
導体露出部1aの異物を取り除き、微小な凹凸による毛細管現象を利用することで、導電性インクが、導体露出部1a表面に濡れ広がりやすくなった。さらに、導体露出部1aの凹凸によるアンカー効果のため、焼結後の導電性インク層4は、導体露出部1aに対して優れた密着性を示した。
微小な凹凸の加工は、極微小なガラスやアルミの粒を吹き付けて加工するサンドブラスト法を用いた。また、表面粗さRa値の測定には、触針式または非接触式の測定器を使用することができる。例えば、(株)東京精密社等から上市されているサーフコム570A−3DFが好ましく使用できる。
導体露出部1a表面の表面粗さRa値が1μmよりも小さい場合、インクジェット法で塗布した導電性インクは十分に濡れ広がらないため、Ra値は1μm以上であることが好ましい。また、Ra値が10μmを超えると、大きな凹部に導電性インクが溜り、濡れ広がりが不均一になるため、導体露出部1aの表面粗さRa値は10μm以下が好ましい。つまり、導電性インクの濡れ性、密着性を向上するため、導体露出部1aは、表面粗さをRa値で1〜10μmとすることが望ましい。
また、導電性インクの塗布は、複数回に分け、導体露出部1aの面積をS、1回目の導電性インク塗布面積をS1、2回目の導電性インク塗布面積をS2とした時、S>S1>S2とすることで、微量の導電性インクで、高精度な回路基板を得ることができた。
さらに、金属のナノ粒子としては、金を使用することが望ましいが、金への導体露出部1a構成材料の拡散を防ぐため、導体露出部1aと接する1回目に塗布する導電性インクには、ニッケルまたは、金とニッケルの各ナノ粒子を含んだ導電性インクを使用してもよい。
(比較例1)
導電性インクは実施例1で使用したものと同じものを使用した。導電性インクを塗布する前に、実施例1と同様に導体露出部1aの異物や汚れを取り除き、また、表面を活性化して導電性インクが均一に濡れ広がるように洗浄を行った。
図5は、一回目に導電性インクを塗布する面積S1を、導体露出部1aの面積Sと同じ面積に設定して、導電性インクを一回で塗布した場合の導電性インク層4の形状を示す。
導電性インクの濡れ広がり及び、着地のずれにより、塗布しようとする導体露出部1a以外の絶縁層2にまで導電性インクが広がってしまったため、導電性インクを浪費し、かつ信頼性の高い回路基板を得ることができなかった。
(比較例2)
導電性インクは実施例1で使用したものと同じものを使用した。導電性インクを塗布する前には、実施例1と同様に導体露出部1aの異物や汚れを取り除き、また、表面を活性化して導電性インクが均一に濡れ広がるように洗浄を行った。
図6に、1回目の導電性インク塗布面積S1を、導体露出部1aの面積Sよりも小さい面積に設定して、導電性インクを一回で塗布した場合の導電性インク層4の形状を示す。導体露出部1a以外に導電性インクが広がることは無かったが、インクジェット法で使用される導電性インクは、スクリーン印刷法などで使用される一般のペーストなどよりも粘度が低いため、流動しやすく、導電性インクの表面張力及び絶縁層2の障壁効果により、導電性インクがビア部3の周辺部分(絶縁層2の壁側)に溜まってしまった。この状態で基板を加熱し、導電性インク中の溶媒の揮発を促進させると、導体露出部1aの中央部付近は、導電性インク中の固形分(金属のナノ粒子)からなる膜が0.1〜0.2μm以下と薄くなってしまい、断線や欠損不良等が発生して高性能な回路基板を得ることはできなかった。
本発明である回路基板におけるビア部の断面図(実施例1)。 本発明である回路基板の一実施形態を示す導電性インク塗布後のビア部の断面図(実施例1)。 本発明である多層基板におけるビア部の構成を示す断面図(実施例1)。 本発明である回路基板の他の実施形態を示す導電性インク塗布後のビア部の断面図(実施例2)。 従来法により導電性インクを塗布したビア部の一例を示す断面図(比較例1)。 従来法により導電性インクを塗布したビア部の他の例を示す断面図(比較例2)。
符号の説明
1 導体
1a 導体露出部
2 絶縁層
3 ビア部
3a ブラインドビア
4 導電性インク層
5 導電性インク層

Claims (10)

  1. 単層又は多層基板の導体露出部に、該導体露出部の金属材料とは異なる金属のナノ粒子を分散させた粘度5〜20mPs・sの液体材料を、インクジェット法を用いて塗布した回路基板において、前記液体材料を複数回に分けて塗布する、前記導体露出部の面積をS、1回目に前記液体材料を塗布する面積をS1、2回目以降に前記液体材料を塗布する面積をS2とした時、S>S1>S2となるように前記S1及びS2を設定し、インクジェット法を用いて前記液体材料を塗布したことを特徴とする回路基板。
  2. 前記液体材料が、金のナノ粒子を分散させた液体であることを特徴とする請求項1記載の回路基板。
  3. 前記導体露出部に複数回に分けて塗布する前記液体材料が、それぞれ異なる金属のナノ粒子を分散させてなることを特徴とする請求項1または2記載の回路基板。
  4. 前記導体露出部の表面粗さRaが1〜10μmであることを特徴とする請求項1乃至3のいずれか1項に記載の回路基板。
  5. 室温以上に加熱した前記導体露出部に、前記液体材料を塗布したことを特徴とする請求項1乃至4のいずれか1項に記載の回路基板。
  6. 単層又は多層基板の導体露出部に、該導体露出部の金属材料とは異なる金属のナノ粒子を分散させた粘度5〜20mPs・sの液体材料を塗布した回路基板の製造方法において、前記液体材料を複数回に分けて塗布する、前記導体露出部の面積をS、1回目に前記液体材料を塗布する面積をS1、2回目以降に前記液体材料を塗布する面積をS2とした時、S>S1>S2となるように前記S1及びS2を設定し、インクジェット法を用いて前記液体材料を塗布したことを特徴とする回路基板の製造方法。
  7. 前記液体材料が、金のナノ粒子を分散させた液体であることを特徴とする請求項6記載の回路基板の製造方法。
  8. 前記導体露出部に複数回に分けて塗布する前記液体材料が、それぞれ異なる金属のナノ粒子を分散させてなることを特徴とする請求項6または7記載の回路基板の製造方法。
  9. 前記導体露出部の表面粗さRaが1〜10μmであることを特徴とする請求項6乃至8のいずれか1項に記載の回路基板の製造方法。
  10. 室温以上に加熱した前記導体露出部に、前記液体材料を塗布したことを特徴とする請求項6乃至9のいずれか1項に記載の回路基板の製造方法。
JP2005042193A 2005-02-18 2005-02-18 回路基板及び回路基板製造方法 Pending JP2006229036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042193A JP2006229036A (ja) 2005-02-18 2005-02-18 回路基板及び回路基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042193A JP2006229036A (ja) 2005-02-18 2005-02-18 回路基板及び回路基板製造方法

Publications (1)

Publication Number Publication Date
JP2006229036A true JP2006229036A (ja) 2006-08-31

Family

ID=36990115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042193A Pending JP2006229036A (ja) 2005-02-18 2005-02-18 回路基板及び回路基板製造方法

Country Status (1)

Country Link
JP (1) JP2006229036A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282971A (zh) * 2015-09-08 2016-01-27 浪潮电子信息产业股份有限公司 一种pcb bga区域零距离过孔的设计方法
CN114096074A (zh) * 2021-10-29 2022-02-25 江苏迪盛智能科技有限公司 电路板和电路板中保护层的喷墨方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537128A (ja) * 1991-07-30 1993-02-12 Casio Comput Co Ltd 配線基板の製造方法
JPH0837376A (ja) * 1994-07-21 1996-02-06 Fujitsu Ltd 多層回路基板の製造方法
JP2002124768A (ja) * 2000-10-13 2002-04-26 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2003318516A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法
JP2004304129A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 液滴吐出法によるパターン形成方法、多層配線構造の形成方法
JP2004319927A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd パターニング装置及び膜のパターニング方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537128A (ja) * 1991-07-30 1993-02-12 Casio Comput Co Ltd 配線基板の製造方法
JPH0837376A (ja) * 1994-07-21 1996-02-06 Fujitsu Ltd 多層回路基板の製造方法
JP2002124768A (ja) * 2000-10-13 2002-04-26 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板
JP2003318516A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 製膜方法及びデバイス及び電子機器並びにデバイスの製造方法
JP2004304129A (ja) * 2003-04-01 2004-10-28 Seiko Epson Corp 液滴吐出法によるパターン形成方法、多層配線構造の形成方法
JP2004319927A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd パターニング装置及び膜のパターニング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282971A (zh) * 2015-09-08 2016-01-27 浪潮电子信息产业股份有限公司 一种pcb bga区域零距离过孔的设计方法
CN114096074A (zh) * 2021-10-29 2022-02-25 江苏迪盛智能科技有限公司 电路板和电路板中保护层的喷墨方法
CN114096074B (zh) * 2021-10-29 2024-04-12 江苏迪盛智能科技有限公司 电路板和电路板中保护层的喷墨方法

Similar Documents

Publication Publication Date Title
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
TWI657729B (zh) 印刷電路板中的通孔
TW200906245A (en) Printed circuit board and manufacturing method thereof
JP2017143140A (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP4254757B2 (ja) 導電材料及び導電性ペースト及び基板
JP2006196599A (ja) 基板両面の導通方法及び配線基板
JP6305472B2 (ja) 金属連結構造及びその製造方法
JP2006229036A (ja) 回路基板及び回路基板製造方法
CN103635032A (zh) 一种印刷电路基板的制备方法
JP5219612B2 (ja) 半導体貫通電極形成方法
JP4991624B2 (ja) プリント回路基板及びその製造方法
JP7425348B2 (ja) 多層基板、および、部品実装基板
JP2007251084A (ja) 電極配線構造体及びその製造方法
JP2012169558A (ja) プリント配線基板
TWI710291B (zh) 連接基板以及應用該連接基板的電路板連接方法
JPH0730244A (ja) バンプ電極、及び該バンプ電極の形成方法
KR20200105819A (ko) 서미스터 소자 및 그 제조 방법
JPH06224538A (ja) セラミックス回路基板の製造方法
JP4491219B2 (ja) 配線基板とその製造方法
JP5257546B2 (ja) 電子機器の製造方法
JP2007273648A (ja) プリント配線板及びその製造方法
JP2007227788A (ja) 配線基板の製造方法および半田ペースト
JPH0722737A (ja) 配線パターンの形成方法
WO2018216509A1 (ja) 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器
JP2013062283A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071214

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A02 Decision of refusal

Effective date: 20110201

Free format text: JAPANESE INTERMEDIATE CODE: A02