KR20200105819A - 서미스터 소자 및 그 제조 방법 - Google Patents

서미스터 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20200105819A
KR20200105819A KR1020207017013A KR20207017013A KR20200105819A KR 20200105819 A KR20200105819 A KR 20200105819A KR 1020207017013 A KR1020207017013 A KR 1020207017013A KR 20207017013 A KR20207017013 A KR 20207017013A KR 20200105819 A KR20200105819 A KR 20200105819A
Authority
KR
South Korea
Prior art keywords
ruo
intermediate layer
layer
conductive intermediate
thermistor
Prior art date
Application number
KR1020207017013A
Other languages
English (en)
Other versions
KR102352029B1 (ko
Inventor
다케히로 요네자와
가즈타카 후지와라
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20200105819A publication Critical patent/KR20200105819A/ko
Application granted granted Critical
Publication of KR102352029B1 publication Critical patent/KR102352029B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06573Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the permanent binder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

RuO2 를 함유한 도전성 중간층의 저저항화 및 박막화가 가능함과 함께, 전극의 박리에 수반되는 저항값의 증대를 억제할 수 있는 서미스터 소자 및 그 제조 방법을 제공한다. 본 발명에 관련된 서미스터 소자는, 서미스터 재료로 형성된 서미스터 소체 (2) 와, 서미스터 소체 상에 형성된 도전성 중간층 (4) 과, 도전성 중간층 상에 형성된 전극층 (5) 을 구비하고, 도전성 중간층이, 전기적으로 서로 접촉된 RuO2 립에 의한 응집 구조를 갖고, 상기 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 이다.

Description

서미스터 소자 및 그 제조 방법
본 발명은 히트 사이클 시험 등에 있어서도 저항값의 변화가 적어 신뢰성이 높은 서미스터 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 자동차 관련 기술, 정보 기기, 통신 기기, 의료용 기기, 주택 설비 기기 등의 온도 센서로서, 서미스터 온도 센서가 채용되고 있다. 이 서미스터 온도 센서에 사용되는 서미스터 소자는, 특히 온도가 반복하여 크게 변화하는 가혹한 환경에서 사용되는 경우도 많다.
또, 이와 같은 서미스터 소자에서는, 종래, 서미스터 소체 상에 Au 등의 귀금속 페이스트를 사용하여 전극을 형성하는 것이 채용되었다.
예를 들어, 특허문헌 1 에서는, 전극이 서미스터 소체 상의 소자 전극과, 그 소자 전극 상의 커버 전극의 2 층 구조를 갖고, 소자 전극이 유리 프릿과 RuO2 (이산화루테늄) 를 함유한 막이고, 커버 전극이 귀금속과 유리 프릿을 함유하는 페이스트로 형성된 막인 서미스터가 기재되어 있다. 이 서미스터에서는, 유리 프릿과 RuO2 를 함유한 페이스트를 서미스터 소체의 표면에 도포하고, 이것을 베이킹 처리함으로써, 막상으로 소자 전극을 형성하고 있다. 이 소자 전극에 의해서 전극 면적을 확보하여 서미스터의 전기적 특성을 유지시키고, 솔더링에 의한 배선과 소자 전극의 전기적 접속을 귀금속 페이스트의 커버 전극에 의해서 확보하고 있다.
일본 특허공보 제3661160호
상기 종래의 기술에는, 아래의 과제가 남아 있다.
즉, 상기 종래의 서미스터에서는, 유리 프릿과 RuO2 립을 함유한 페이스트를 서미스터 소체의 표면에 도포하고, 이것을 베이킹 처리함으로써, 전극의 중간층을 형성하고 있기 때문에, RuO2 립끼리의 사이에 유리 프릿이 들어가, RuO2 립끼리의 전기적 도통을 저해하는 부분이 많이 발생됨으로써, 중간층의 저항값이 증가되어 버리는 문제가 있었다. 이와 같이 저항값이 높은 중간층이기 때문에, 장시간 사용에 의한 히트 사이클에 의해서 전극의 박리가 진행됨으로써, 저항값이 현저하게 증대되어 버리는 문제가 있었다. 또한, RuO2 립을 함유한 점도가 높은 페이스트를 서미스터 소체의 표면에 도포하기 때문에 후막의 중간층밖에 형성할 수 없고, 희소 금속인 Ru 를 함유하는 RuO2 립의 사용량이 많아져 버리는 문제도 있었다.
본 발명은 전술한 과제를 감안하여 이루어진 것으로서, RuO2 를 함유한 도전성 중간층의 저저항화 및 박막화가 가능함과 함께, 전극의 박리에 수반되는 저항값의 증대를 억제할 수 있는 서미스터 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 과제를 해결하기 위하여 아래의 구성을 채용하였다. 즉, 제 1 발명에 관련된 서미스터 소자에서는, 서미스터 재료로 형성된 서미스터 소체와, 상기 서미스터 소체 상에 형성된 도전성 중간층과, 상기 도전성 중간층 상에 형성된 전극층을 구비하고, 상기 도전성 중간층이, 전기적으로 서로 접촉된 RuO2 립에 의한 응집 구조를 갖고, 상기 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 인 것을 특징으로 한다.
이 서미스터 소자에서는, 도전성 중간층이, 전기적으로 서로 접촉된 RuO2 립에 의한 응집 구조를 갖고, 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 이기 때문에, 서로 접촉된 RuO2 립의 응집 구조에 의해서 충분한 도전성이 확보되어 있음과 함께, 포러스 구조 중의 간극에 개재한 SiO2 가 응집 구조의 바인더로서 기능하고 있다. 따라서, 얇은 도전성 중간층이어도 저저항이 얻어지고, 히트 사이클 시험 등에 있어서 도전성 중간층과 전극층간의 박리가 진행되어도 저항값의 증대를 억제할 수 있다.
제 2 발명에 관련된 서미스터 소자는, 제 1 발명에 있어서, -55 ℃ 에서 30 min 과, 200 ℃ 에서 30 min 을 1 사이클로 하고, 이것을 50 사이클 반복한 히트 사이클 시험 전후에서, 25 ℃ 에서의 저항값의 변화율이 2.5 % 미만인 것을 특징으로 한다.
즉, 이 서미스터 소자에서는, 상기 히트 사이클 시험 전후에서, 25 ℃ 에서의 저항값의 변화율이 2.5 % 미만이기 때문에, 온도 변화가 큰 환경에서도 안정적인 온도 측정이 가능하여 높은 신뢰성을 갖는다.
제 3 발명에 관련된 서미스터 소자의 제조 방법에서는, 서미스터 재료로 형성된 서미스터 소체 상에 도전성 중간층을 형성하는 중간층 형성 공정과, 상기 도전성 중간층 상에 전극층을 형성하는 전극 형성 공정을 갖고, 상기 중간층 형성 공정이, RuO2 립과 유기 용매를 함유한 RuO2 분산액을 상기 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하는 공정과, 상기 RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, 상기 RuO2 층 중에 상기 실리카 졸겔액을 침투시킨 상태에서 건조시켜 상기 도전성 중간층을 형성하는 공정을 갖고 있는 것을 특징으로 한다.
이 서미스터 소자의 제조 방법에서는, 중간층 형성 공정에 있어서, RuO2 립과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하기 때문에, 이 시점에서 많은 RuO2 립끼리가 서로 밀착된 상태의 RuO2 층이 형성된다. 그리고, RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층을 형성하기 때문에, 서로 밀착된 RuO2 립끼리에 의한 응집 구조를 갖고, 그 간극에 실리카 졸겔액이 침입하고, 건조 후에 상기 간극에 SiO2 가 개재하는 상태가 된다. 실리카 졸겔액은 건조시킴으로써 순도가 높은 SiO2 가 되어 경화하고, 도전성 중간층의 강도를 담보함과 함께, 서미스터 소체와 도전성 중간층을 강고하게 밀착시키는 기능을 한다. 따라서, 유리 프릿을 함유하는 RuO2 페이스트로 형성된 종래의 중간층에서는, 유리 프릿이 방해하여 RuO2 립끼리를 충분히 밀착시킬 수 없는 것에 비하여, 본원 발명에서는, 유리 프릿을 함유하지 않는 RuO2 분산액으로 미리 RuO2 립끼리가 서로 밀착된 RuO2 층을 형성한 후에, 바인더로서 SiO2 를 RuO2 립의 간극에 개재시킴으로써, RuO2 립끼리의 접촉 면적을 많이 확보하며, 또한, 녹은 유리 프릿이 RuO2 립끼리의 접촉면에 들어가 접촉을 저해하여 고저항화하는 경우가 없기 때문에, 도전성 중간층의 저저항화를 도모할 수 있다. 또, 페이스트보다 점도가 낮은 RuO2 분산액을 도포하기 때문에, 페이스트로 형성하는 것보다 얇은 도전성 중간층을 형성할 수 있다. 또한, 서미스터 소체에 직접 많은 RuO2 립이 밀착된 RuO2 층을 미리 형성하기 때문에, 저저항의 도전성 중간층이 얻어지고, 히트 사이클 시험에 있어서 전극의 박리가 진행되어도 저항값의 증대를 억제할 수 있다.
제 4 발명에 관련된 서미스터 소자의 제조 방법은, 제 3 발명에 있어서, 상기 전극 형성 공정이, 귀금속을 함유하는 귀금속 페이스트를 상기 도전성 중간층에 도포하는 공정과, 도포된 상기 귀금속 페이스트를 가열하고 베이킹하여, 상기 귀금속의 상기 전극층을 형성하는 공정을 갖는 것을 특징으로 한다.
즉, 이 서미스터 소자의 제조 방법에서는, 귀금속을 함유하는 귀금속 페이스트를 도전성 중간층에 도포하는 공정과, 도포된 귀금속 페이스트를 가열하고 베이킹하여, 귀금속의 전극층을 형성하는 공정을 갖기 때문에, 귀금속 페이스트를 베이킹시에 RuO2 립끼리의 밀착이 보다 강해진다. 또, 실리카 졸겔액으로 완전히 매립되지 못한 RuO2 립끼리의 간극에 유리 프릿이 녹아 침투함으로써, 바인더로서 보다 강고하게 RuO2 립끼리를 고정시켜, 안정적인 도전성 중간층을 얻을 수 있다. 또한, RuO2 립끼리는 실리카 졸겔액 유래의 SiO2 에 의해서 강고하게 밀착되어 있기 때문에, 귀금속 페이스트 중의 유리 프릿이 녹아 RuO2 립 간극에 침투해도 RuO2 립끼리의 접촉이 저해되는 경우는 없다.
제 5 발명에 관련된 서미스터 소자의 제조 방법은, 제 3 또는 제 4 발명에 있어서, 상기 RuO2 층의 두께를 100 ∼ 1000 ㎚ 로 하는 것을 특징으로 한다.
즉, 이 서미스터 소자의 제조 방법에서는, RuO2 층의 두께를 100 ∼ 1000 ㎚ 로 하기 때문에, 박막으로 충분한 저항값의 도전성 중간층이 얻어진다. 또한, RuO2 층의 두께가 100 ㎚ 미만이면, 서미스터 소체와의 밀착성이나 저항값이 불충분해지는 경우가 있다. 또, RuO2 층의 두께는 1000 ㎚ 까지에서 충분한 저저항과 밀착성이 얻어지고, 그것을 초과하는 두께를 얻으려면 필요 이상으로 RuO2 립을 사용하게 되어, 고비용이 되어 버린다.
본 발명에 의하면, 아래의 효과를 발휘한다.
즉, 본 발명에 관련된 서미스터 소자에 의하면, 도전성 중간층이, 전기적으로 서로 접촉된 RuO2 립에 의한 응집 구조를 갖고, 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 이기 때문에, 얇은 도전성 중간층으로도 저저항이 얻어지고, 히트 사이클 시험 등에 있어서 전극의 박리가 진행되어도 저항값의 증대를 억제할 수 있다.
또, 본 발명에 관련된 서미스터 소자의 제조 방법에 의하면, RuO2 립과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하고, 그리고 RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층을 형성하기 때문에, RuO2 분산액으로 미리 RuO2 립끼리가 밀착된 RuO2 층이 형성됨과 함께, 실리카 졸겔액의 SiO2 가 RuO2 립의 간극에 개재함으로써, 도전성 중간층의 저저항화를 도모할 수 있다.
따라서, 유리 프릿을 함유하는 페이스트로 형성하는 것보다 얇고 저저항인 도전성 중간층을 형성할 수 있고, 저비용화가 가능함과 함께, 히트 사이클 시험 등에 있어서 전극의 박리가 진행되어도 저항값의 증대를 억제할 수 있는 높은 신뢰성을 가진 소자가 얻어진다.
도 1 은, 본 발명에 관련된 서미스터 소자 및 그 제조 방법의 일 실시형태에 있어서, 공정순으로 나타내는 단면도이다.
도 2 는, 본 실시형태에 있어서, 서미스터 소자를 나타내는 단면도이다.
도 3 은, 본 실시형태에 있어서, 서미스터 소자를 나타내는 모식적인 확대 단면도이다.
도 4 는, 본 발명에 관련된 서미스터 소자 및 그 제조 방법의 실시예에 있어서, 서미스터 소자의 단면을 나타내는 SEM 사진이다.
도 5 는, 본 발명에 관련된 실시예에 있어서, 전극층 형성 전의 단면 상태를 나타내는 SEM 사진이다.
도 6 은, 본 발명에 관련된 실시예에 있어서, 전극층 형성 전의 표면 상태를 나타내는 도전성 중간층의 SEM 사진이다.
도 7 은, 본 발명에 관련된 실시예에 있어서, 히트 사이클 시험 결과를 나타내는 히트 사이클수에 대한 저항값 변화 (ΔR25) 를 나타내는 그래프이다.
이하, 본 발명에 관련된 서미스터 소자 및 그 제조 방법의 일 실시형태를 도 1 내지 도 3 을 참조하면서 설명한다. 또한, 아래의 설명에 사용하는 각 도면에서는, 각 부재를 인식 가능 또는 인식 용이한 크기로 하기 위해서 필요에 따라서 축척을 적절히 변경하였다.
본 실시형태의 서미스터 소자 (1) 는, 도 1 내지 도 3 에 나타내는 바와 같이 서미스터 재료로 형성된 서미스터 소체 (2) 와, 서미스터 소체 (2) 상에 형성된 도전성 중간층 (4), 도전성 중간층 (4) 상에 형성된 전극층 (5) 을 구비하고 있다.
상기 도전성 중간층 (4) 은, 전기적으로 서로 접촉된 RuO2 립 (3a) 에 의한 응집 구조를 갖고, 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 이다. 즉, 상기 응집 구조는, 서로 접촉되어 전기적으로 도통한 RuO2 립으로 구성되고, 응집 구조 중에 부분적으로 발생되는 간극에 SiO2 가 들어가 있다.
이 서미스터 소자 (1) 는, -55 ℃ 에서 30 min 과, 200 ℃ 에서 30 min 을 1 사이클로 하고, 이것을 50 사이클 반복한 히트 사이클 시험 전후에서, 25 ℃ 에서의 저항값의 변화율이 2.5 % 미만이다.
본 실시형태의 서미스터 소자 (1) 의 제조 방법은, 도 1 에 나타내는 바와 같이, 서미스터 재료로 형성된 서미스터 소체 (2) 상에 도전성 중간층 (4) 을 형성하는 중간층 형성 공정과, 도전성 중간층 (4) 상에 전극층 (5) 을 형성하는 전극 형성 공정을 갖고 있다.
상기 중간층 형성 공정은, 도 1 의 (a) 에 나타내는 바와 같이, RuO2 립 (3a) 과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 도포하고, 건조시켜 RuO2 층 (3) 을 형성하는 공정과, 도 1 의 (b) 에 나타내는 바와 같이, RuO2 층 (3) 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 (3) 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층 (4) 을 형성하는 공정을 갖고 있다.
상기 전극 형성 공정에서는, 귀금속을 함유하는 귀금속 페이스트를 도전성 중간층 (4) 에 도포하는 공정과, 도 1 의 (c) 에 나타내는 바와 같이, 도포된 귀금속 페이스트를 가열하고 베이킹하여, 귀금속의 전극층 (5) 을 형성하는 공정을 갖고 있다.
또한, 상기 RuO2 층 (3) 의 두께는 100 ∼ 1000 ㎚ 로 되어 있다.
상기 서미스터 소체 (2) 로는, 예를 들어 Mn-Co-Fe, Mn-Co-Fe-Al, Mn-Co-Fe-Cu 등을 채용할 수 있다. 이 서미스터 소체 (2) 의 두께는, 예를 들어 200 ㎛ 이다.
상기 RuO2 분산액은, 예를 들어 RuO2 립 (3a) 과, 유기 용매로서 아세틸아세톤과 에탄올을 혼합한 RuO2 잉크이다.
상기 RuO2 립 (3a) 은, 그 평균 입경이 10 ∼ 100 ㎚ 인 것이 사용되지만, 특히 50 ㎚ 정도의 것이 바람직하다.
유기 용매에는 분산제를 함유해도 되고, 분산제로는 흡착기를 복수 갖는 폴리머형인 것이 바람직하다.
상기 실리카 졸겔액은, 예를 들어 SiO2 와 에탄올과 물과 질산의 혼합액이다. 또한, 이 실리카 졸겔액에 사용하는 유기 용매로는, 상기 에탄올 이외의 다른 유기 용매를 채용해도 상관없다. 또, 실리카 졸겔액에 사용하는 산은, 가수분해 반응을 촉진하는 촉매로서 기능하고, 상기 질산 이외의 산을 채용해도 상관없다.
상기 귀금속 페이스트는, 예를 들어 유리 프릿을 함유한 Au 페이스트이다.
상기 중간층 형성 공정에서는, RuO2 립 (3a) 과 유기 용매를 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 도포하고, 건조시켜 RuO2 층 (3) 을 형성하기 때문에, 이 시점에서 많은 RuO2 립 (3a) 끼리가 서로 밀착된 상태의 RuO2 층 (3) 이 형성된다.
구체적으로는, RuO2 립 (3a) 을 함유한 RuO2 분산액을 서미스터 소체 (2) 상에 스핀 코트 등으로 도포하고, 예를 들어 150 ℃, 10 min 으로 건조시키면, RuO2 분산액 중의 아세틸아세톤과 에탄올은 증발하여, RuO2 립 (3a) 끼리가 서로 접촉된 상태의 RuO2 층 (3) 이 형성된다. 이 때, RuO2 립 (3a) 끼리의 접촉 부분 이외에는 미세한 간극이 발생되어 있다.
다음으로, RuO2 층 (3) 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, RuO2 층 (3) 중에 실리카 졸겔액을 침투시킨 상태에서 건조시켜 도전성 중간층 (4) 을 형성하면, 서로 밀착된 RuO2 립 (3a) 끼리에 의한 응집 구조를 갖고, 그 간극에 실리카 졸겔액이 침입하여, 건조 후에 상기 간극에 SiO2 가 개재하는 상태가 된다. 실리카 졸겔액은 건조시킴으로써 순도가 높은 SiO2 가 되어 경화하고, 도전성 중간층 (4) 의 강도를 담보함과 함께, 서미스터 소체 (2) 와 도전성 중간층 (4) 을 강고하게 밀착시키는 기능을 한다.
구체적으로는, RuO2 층 (3) 상에 실리카 졸겔액을 스핀 코트 등에서 도포하면, RuO2 층 (3) 중에 실리카 졸겔액이 RuO2 립 (3a) 간의 미세한 간극에 침투하고, 예를 들어 150 ℃, 10 min 으로 건조시킴으로써 에탄올과 물과 질산이 증발하여, 간극 내에 SiO2 만이 잔존한다. 이 때, SiO2 가 RuO2 립 (3a) 의 바인더로서 기능한다. 이와 같이, 서로 접촉되어 있는 RuO2 립 (3a) 간의 미세한 간극에 SiO2 가 개재한 도전성 중간층 (4) 이 형성된다.
이 후, 도전성 중간층 (4) 상에 귀금속 페이스트를 도포하고, 예를 들어 850 ℃, 10 min 으로 베이킹 처리를 행하면, 가열에 의해서 접촉되어 있는 RuO2 립 (3a) 끼리의 밀착성이 높아진다. 또, 실리카 졸겔액으로 완전히 매립되지 못한 RuO2 립 (3a) 끼리의 간극에도 유리 프릿이 녹아 침투한다.
이와 같이 하여, 도 2 및 도 4 에 나타내는 바와 같이, Au 의 전극층 (5) 이 도전성 중간층 (4) 상에 형성된 서미스터 소자 (1) 가 제조된다.
이와 같이 본 실시형태의 서미스터 소자 (1) 에서는, 도전성 중간층 (4) 이, 전기적으로 서로 접촉된 RuO2 립 (3a) 에 의한 응집 구조를 갖고, 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 이기 때문에, 서로 접촉된 RuO2 립 (3a) 의 응집 구조에 의해서 충분한 도전성이 확보되어 있음과 함께, 포러스 구조 중의 간극에 개재한 SiO2 가 응집 구조의 바인더로서 기능하고 있다. 따라서, 얇은 도전성 중간층 (4) 이어도 저저항이 얻어지고, 히트 사이클 시험 등에 있어서 도전성 중간층 (4) 과 전극층 (5) 사이의 박리가 진행되어도 저항값의 증대를 억제할 수 있다.
또한, 본 실시형태의 서미스터 소자 (1) 는, 상기 히트 사이클 시험 전후에서, 25 ℃ 에서의 저항값의 변화율이 2.5 % 미만이기 때문에, 온도 변화가 큰 환경에서도 안정적인 온도 측정이 가능하여 높은 신뢰성을 갖는다.
또, 본 실시형태의 서미스터 소자의 제조 방법에서는, 유리 프릿을 함유하지 않는 RuO2 분산액으로 미리 RuO2 립 (3a) 끼리가 서로 밀착된 RuO2 층 (3) 을 형성한 후에, 바인더로서 SiO2 를 RuO2 립 (3a) 의 간극에 개재시킴으로써, RuO2 립 (3a) 끼리의 접촉 면적을 많이 확보하며, 또한, 녹은 유리 프릿이 RuO2 립 (3a) 끼리의 접촉면에 들어가 접촉을 저해하여 고저항화하는 경우가 없기 때문에, 도전성 중간층 (4) 의 저저항화를 도모할 수 있다. 또한, 유리 프릿을 함유하는 RuO2 페이스트로 형성된 종래의 중간층에서는, 유리 프릿이 방해하여 RuO2 립 (3a) 끼리가 충분히 밀착될 수 없다.
또, 본 실시형태의 서미스터 소자의 제조 방법에서는, 페이스트보다 점도가 낮은 RuO2 분산액을 도포하기 때문에, 페이스트로 형성하는 것보다 얇은 도전성 중간층 (4) 을 형성할 수 있다. 또한, 서미스터 소체 (2) 에 직접 많은 RuO2 립 (3a) 이 밀착된 RuO2 층 (3) 을 미리 형성하기 때문에, 저저항의 도전성 중간층 (4) 이 얻어지고, 히트 사이클 시험 등에 있어서 전극의 박리가 진행되어도 저항값의 증대를 억제할 수 있다.
또, 귀금속을 함유하는 귀금속 페이스트를 도전성 중간층 (4) 에 도포하는 공정과, 도포된 귀금속 페이스트를 가열하고 베이킹하여, 귀금속의 전극층 (5) 을 형성하는 공정을 갖고 있기 때문에, 귀금속 페이스트를 베이킹시에, RuO2 립 (3a) 끼리의 밀착이 보다 강해진다. 또, 실리카 졸겔액으로 완전히 매립되지 못한 RuO2 립 (3a) 끼리의 간극에 SiO2 가 녹아 침투함으로써, 바인더로서 보다 강고하게 RuO2 립 (3a) 끼리를 고정시켜, 안정적인 도전성 중간층 (4) 을 얻을 수 있다.
또한, RuO2 층 (3) 의 두께를, 100 ∼ 1000 ㎚ 로 하기 때문에, 박막으로 충분한 저항값의 도전성 중간층 (4) 이 얻어진다. 또한, RuO2 층 (3) 의 두께가 100 ㎚ 미만이면, 서미스터 소체 (2) 와의 밀착성이 불충분해지는 경우가 있다. 또, RuO2 층 (3) 의 두께는 1000 ㎚ 까지에서 충분한 저저항과 밀착성이 얻어지고, 그것을 초과하는 두께를 얻으려면, 필요 이상으로 RuO2 립 (3a) 을 사용하게 되어 고비용이 되어 버린다.
실시예 1
상기 실시형태에 기초하여 제조한 서미스터 소자 (1) 에 대하여, 단면의 SEM 사진을 도 4 에 나타냄과 함께, 전극층 형성 전의 단면 상태 및 도전성 중간층의 표면 상태를 나타내는 SEM 사진을 도 5 및 도 6 에 나타낸다.
이들 사진으로부터 알 수 있는 바와 같이, RuO2 립끼리가 접촉 및 밀착된 상태에서 도전성 중간층을 형성하고 있다.
또, 제조한 서미스터 소자 (1) 의 실시예는, 치수를 1.0 × 1.0 × 0.2 ㎜ 로 한 칩상, 즉 전체의 사이즈가 평면에서 보아 1.0 × 1.0 ㎜ 임과 함께, 두께가 0.2 ㎜ 인 칩 서미스터로 하였다.
이 서미스터 소자 (1) 에 대하여, 금 메탈라이즈된 AlN 기판에 박상의 Au-Sn 은 솔더를 사용하여 N2 플로 중, 325 ℃ 의 조건에서 실장하였다. 이 서미스터 소자를 실장한 AlN 기판을 배선이 행해진 프린트 기판 상에 접착제로 고정시키고, Au 와이어 본딩에 의해서 평가 회로를 형성하여, 평가용의 샘플로 하였다.
히트 사이클 시험은, -55 ℃ 에서 30 min 과, 200 ℃ 에서 30 min 을 1 사이클로 하고, 이것을 25 사이클 및 50 사이클 반복한 히트 사이클 시험 전후에서 측정한, 25 ℃ 에 있어서의 저항값의 변화율의 결과를 표 1 및 도 7 에 나타낸다. 이 히트 사이클 시험에서는, -55 ℃ 에서 30 min 과 200 ℃ 에서 30 min 사이에, 상온 (25 ℃) 에서 3 min 을 사이에 두고 행하였다.
또한, 비교예로서, 본 발명의 도전성 중간층을 채용하지 않고, 서미스터 소체 상에 Au 페이스트를 직접 도포하고, 베이킹 처리한 것을 동일하게 시험을 실시한 결과도 표 1 및 도 7 에 나타낸다. 또한, 실시예, 비교예 모두 소자 20 개에 대하여 측정하고, 그 평균치이다.
이들 히트 사이클 시험의 결과로부터 알 수 있는 바와 같이, 비교예에서는, 모두 저항값이 현저하게 증대되어 있는 것에 비하여, 상기 제법에 의한 도전성 중간층을 채용한 본 발명의 실시예에서는, 모두 저항률의 변화가 미미했다. 이것은 히트 사이클 시험에 의해서 전극의 박리가 확대되어 전극의 박리율이 높아지는 것에 수반하여, 비교예에서는, 저항값이 높은 중간층을 갖고 있기 때문에, 저항값이 현저하게 증대되어 있는 것에 비하여, 본 발명의 실시예에서는, 전극의 박리가 발생되어도, 도전성 중간층이 저저항이기 때문에, 저항값의 증대가 억제되어 있는 것으로 생각된다. 이들 시험 결과는, 전극의 박리율의 변화에 수반되는 저항률 변화의 시뮬레이션 결과와도 합치한다.
Figure pct00001
또한, 본 발명의 기술 범위는 상기 실시형태 및 상기 실시예에 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지의 변경을 추가할 수 있다.
1 : 서미스터 소자
2 : 서미스터 소체
3 : RuO2
3a : RuO2
4 : 도전성 중간층
5 : 전극층

Claims (5)

  1. 서미스터 재료로 형성된 서미스터 소체와,
    상기 서미스터 소체 상에 형성된 도전성 중간층과,
    상기 도전성 중간층 상에 형성된 전극층을 구비하고,
    상기 도전성 중간층이, 전기적으로 서로 접촉된 RuO2 립에 의한 응집 구조를 갖고, 상기 응집 구조의 간극에 SiO2 가 개재하고 있고, 두께가 100 ∼ 1000 ㎚ 인 것을 특징으로 하는 서미스터 소자.
  2. 제 1 항에 있어서,
    -55 ℃ 에서 30 min 과, 200 ℃ 에서 30 min 을 1 사이클로 하고, 이것을 50 사이클 반복한 히트 사이클 시험 전후에서, 25 ℃ 에서의 저항값의 변화율이 2.5 % 미만인 것을 특징으로 하는 서미스터 소자.
  3. 서미스터 재료로 형성된 서미스터 소체 상에 도전성 중간층을 형성하는 중간층 형성 공정과,
    상기 도전성 중간층 상에 전극층을 형성하는 전극 형성 공정을 갖고,
    상기 중간층 형성 공정이, RuO2 립과 유기 용매를 함유한 RuO2 분산액을 상기 서미스터 소체 상에 도포하고, 건조시켜 RuO2 층을 형성하는 공정과,
    상기 RuO2 층 상에 SiO2 와 유기 용매와 물과 산을 함유한 실리카 졸겔액을 도포하고, 상기 RuO2 층 중에 상기 실리카 졸겔액을 침투시킨 상태에서 건조시켜 상기 도전성 중간층을 형성하는 공정을 갖고 있는 것을 특징으로 하는 서미스터 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 전극 형성 공정이, 귀금속을 함유하는 귀금속 페이스트를 상기 도전성 중간층에 도포하는 공정과,
    도포한 상기 귀금속 페이스트를 가열하고 베이킹하여 상기 귀금속의 상기 전극층을 형성하는 공정을 갖고 있는 것을 특징으로 하는 서미스터 소자의 제조 방법.
  5. 제 3 항에 있어서,
    상기 RuO2 층의 두께를, 100 ∼ 1000 ㎚ 로 하는 것을 특징으로 하는 서미스터 소자의 제조 방법.
KR1020207017013A 2018-01-17 2018-01-17 서미스터 소자 및 그 제조 방법 KR102352029B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/002171 WO2019142367A1 (ja) 2018-01-17 2018-01-17 サーミスタ素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20200105819A true KR20200105819A (ko) 2020-09-09
KR102352029B1 KR102352029B1 (ko) 2022-01-14

Family

ID=67301795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017013A KR102352029B1 (ko) 2018-01-17 2018-01-17 서미스터 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US11107611B2 (ko)
KR (1) KR102352029B1 (ko)
CN (1) CN111247607A (ko)
WO (1) WO2019142367A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6590004B2 (ja) * 2018-01-15 2019-10-16 三菱マテリアル株式会社 サーミスタ素子及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124101A (ja) * 1984-07-13 1986-02-01 住友金属鉱山株式会社 厚膜導電ペ−スト
JPS6295805A (ja) * 1985-10-22 1987-05-02 株式会社村田製作所 サ−ミスタ
JPH09186002A (ja) * 1995-12-28 1997-07-15 Ooizumi Seisakusho:Kk サーミスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292801A (ja) * 1989-05-08 1990-12-04 Hitachi Ltd 厚膜抵抗体ペースト及び厚膜抵抗体
JP3288417B2 (ja) * 1992-01-14 2002-06-04 旭硝子株式会社 低反射導電膜が形成されたブラウン管パネル及びその製造方法
JP2002124403A (ja) * 2000-08-10 2002-04-26 Nippon Soken Inc 耐還元性サーミスタ素子とその製造方法および温度センサ
JP2007141881A (ja) * 2005-11-14 2007-06-07 Oizumi Seisakusho:Kk サーミスタの電極構造
US8628695B2 (en) * 2008-04-18 2014-01-14 E I Du Pont De Nemours And Company Surface-modified ruthenium oxide conductive material, lead-free glass(es), thick film resistor paste(s), and devices made therefrom
JP6590004B2 (ja) * 2018-01-15 2019-10-16 三菱マテリアル株式会社 サーミスタ素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124101A (ja) * 1984-07-13 1986-02-01 住友金属鉱山株式会社 厚膜導電ペ−スト
JPS6295805A (ja) * 1985-10-22 1987-05-02 株式会社村田製作所 サ−ミスタ
JPH09186002A (ja) * 1995-12-28 1997-07-15 Ooizumi Seisakusho:Kk サーミスタ

Also Published As

Publication number Publication date
US20200343026A1 (en) 2020-10-29
WO2019142367A1 (ja) 2019-07-25
KR102352029B1 (ko) 2022-01-14
US11107611B2 (en) 2021-08-31
CN111247607A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
JP6365603B2 (ja) サーミスタ素子及びその製造方法
CN111566761B (zh) 热敏电阻元件及其制造方法
KR102352029B1 (ko) 서미스터 소자 및 그 제조 방법
JP2000182883A (ja) 積層セラミック電子部品の製造方法
TWI742227B (zh) 熱敏電阻元件及其製造方法
JP2006332284A (ja) 電子部品および電子部品の製造方法
JPH10340625A (ja) 導電性ペーストおよびその製造方法およびそれを用いたプリント配線基板
JP2641530B2 (ja) チップ状電子部品の製造方法
JPS6215777A (ja) フイルム状コネクタ及びその製造方法
JPH1074419A (ja) チップ抵抗体の端子電極用導電性ペースト組成物
JP2006229036A (ja) 回路基板及び回路基板製造方法
JP2000138130A (ja) チップ型電子部品
JP3336315B2 (ja) 導電性ペーストおよびそれを用いたプリント配線基板
JPH04329616A (ja) 積層形電子部品
KR20230148463A (ko) 전도성 접합 필름, 그 제조방법 및 이를 이용한 접합 방법
WO2018216509A1 (ja) 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器
JPH11214591A (ja) 半導体装置
JPS5844510Y2 (ja) ヒユ−ズ構造体
JP2001237137A (ja) 積層コンデンサ及びそのための外部電極導体ペースト
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic
JPS6338288A (ja) ハイブリツドicにおける導体回路形成方法
JP2004111459A (ja) チップ状電子部品
JPH0650705B2 (ja) 誘電体用電極組成物
JPS6338287A (ja) ハイブリツドicにおける導電パタ−ン膜形成方法
JP2000357715A (ja) 実装構造体、実装構造体の製造方法、および導電性接着剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant