JPS6338287A - ハイブリツドｉｃにおける導電パタ−ン膜形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は各種電気機器や自動車の各種制御ＩＩ装置な
どに使用されるハイブリッドＩＣ（混成集積回路）に関
し、特にそのハイブリッドＩＣの製造過程において、基
板上に導体ペーストを用いて導電パターン膜を形成する
方法に関するものである。

従来の技術 ハイブリッドＩＣの製造にあたっては、例えば第２図に
示すように、アルミナ、ｓ　ｉｃ、あるいはＡＩＮなど
からなる基板１の上に、導体ペーストをスクリーン印刷
などによって予め定められたパターンに従って印刷した
後、その導体ペーストを焼成して所定のパターンの導電
パターン膜２を形成し、その後はんだペーストを所定の
はんだ付は位置に印刷してから機能部品３を実装し、例
えば２００〜２５０℃程度に２〜１０秒間程度加熱して
はんだペーストを溶融させ、そのはんだ４によって機能
部品３と導電パターン膜２とを接合することが行なわれ
ている。

上述のような導電パターン膜の形成に用いられる導体ペ
ーストは、樹脂を有機溶媒に溶かした分散媒に貴金属も
しくは卑金属の導電成分粉末を分散・混練したものであ
って、貴金属系の導体ベース１〜としてはＡＱ系、ＡＱ
／Ｐｄ系、△（Ｊ／Ｐｔ系、Ａｇ／Ｐｄ／Ｐｔ系などが
あり、また卑金属系の導体ペーストとしてはＮ１系、Ｃ
ｕ系、Ｗ系などがある。そしてこれらのうちから使用条
件や製造条件、コストなどの点から最適な導体ペースト
を選択して使用するのが通常であるが、現状ではこれら
のうちでも特にＡＱとＰｄ（パラジウム）を混合した△
Ｑ／Ｐｄ系の導体ペーストが最も広く使用されている。

発明が解決ずべき問題点 前述のようにハイブリッドＩＣにおける導電パターン膜
の形成のためにＡＱ／Ｐｄ系の導体ペーストを使用する
にあたっては、はんだぬれ性と耐マイグレーション性と
いう相反する２種の性能を如何に満足させるかが極めて
重要な問題となっている。

すなわち、前者のはんだぬれ性は、所定のパターンの導
電パターン膜上にリード線や各種機能部品をはんだ付け
する際のはんだの付き易さを表ゎすものであり、Ａｇは
はんだ付けし易いのに対しＰｄははんだ付けしにくいか
ら、Ａｇ／Ｐｄ系導体ペーストとしてはＰｄが少ないほ
ど、すなわちＡｇ／Ｐｄ比が高いほどそのＡｃａ／Ｐｄ
系導体ペーストにより形成された導電パターン膜のはん
だぬれ性が優れることになる。そしてこのようにはんだ
ぬれ性が優れていることは、より短時間でかつより低温
で高い信頼性を有するはんだ付けが可能となることを意
味する。逆にＡｇ／Ｐｄ系導体ペース（〜でＰｄが多け
れば、はんだ付けがしにくくなるとともに信頼性も低下
する。したがってハイブリッドＩＣ製造過程におけるは
んだ付けの観点からは、Ｐｄの少ない純Ａｃｔに近いは
んだぬれ性の優れた導体ペーストを用いることが望まれ
る。

一方、後者の耐マイグレーション性とは、使用時（電圧
印加時）における基板表面での導電パターン膜中の導体
金属の電気化学的な溶解→析出による導体金属の移行現
象（マイグレーション）によって基板上の回路間（導電
パターン間）がショートする現象に対する耐久性能を意
味するものであり、Ａｃｔはマイクレージョンを起こし
易いのに対し、Ｐｄはマイグレーションを起こしにくい
傾向にある。したがってＡｃａ／Ｐｄ系脣休ペースト体
用いた導電パターン膜においては、Ｐｄが多いほどマイ
グレーションが起りにくく、ハイブリッドＩＣの回路と
して高い耐久性、信頼性を得ることができ、逆にＡＱが
多いほど、マイグレーションが生じ易くなってハイブリ
ッドＩＣとして耐久性、信頼性に欠けることとなる。

以上のように、Ａｇ／Ｐｄ系導体ペーストを用いた場合
のはんだぬれ性と耐マイグレーション性とは、ペースト
中の導電成分である八〇とＰｄとの成分比に関して相反
するものであり、はんだぬれ性を良好にするべくへ〇割
合を大きくすれば耐マイグレーション性が低下し、逆に
耐マイグレーション性を良好にするべくＰｄ割合を大ぎ
くすればはんだぬれ性が悪化する問題が生じる。そこで
従来は、製造条件や使用条件を考慮して、両性能をある
程度のところで妥協させて八〇、Ｐｄの成分比率を決定
せざるを得ず、そのため信頼性、耐父性および生産性の
すべてが必ずしも充分とは言えなかったのが実情である
。

この発明は以上のような事情を背景としてなされたもの
で、へ〇／Ｐｄ系導体ペーストを用いてハイブリッドＩ
Ｃの導電パターン膜を形成するにあたり、はんだ付は性
が良好で必ってはんだ付は工程で高い生産性が得られる
とともにはんだ付は部分の信頼性が高く、しかも耐マイ
グレーション性が良好で耐久性、信頼性の優れたハイブ
リッドＩＣが（ｑられるようにした導電パターン膜形成
方法を提供することを目的とするものである。

問題点を解決するための手段 この発明の導電パターン膜形成方法においては、基本的
には導電パターンをＡｇ／Ｐｄ系導体ペーストで形成す
るが、その導電パターンのうち、はんだ付けが施される
部分、すなわちハイブリッドＩＣ上に実装される機能部
品や外部からのリード線がはんだ付けされる部分の表面
はＡｃｔ系もしくはＡｇ／Ｐｄ比の高い（すなわちＡｃ
ｔ系に近い）導体ペーストを用いて形成し、そのはんだ
付は部の表面のΔｑ淵度が高くなるように１６．。

具体的には、この発明の導電パターン膜形成方法は、基
板上に導体ペース１゛へを用いて所定のパターンの導電
パターン膜を形成りるにあたり、ＡＯ／Ｐｄ系の導体ベ
ース１へを用いて塁板口こ所定の回路パターンに従って
第１の導体ペースト膜膜を形成した後、その第１の導体
ペースト膜からなる回路パターンのうち、はんだｆ＝Ｊ
　４１部に相当づる部分の表面上に、Ａｇ系導体ペース
１−もしくは前記第１の導体ペース１へ膜よりもへｑ／
Ｐｄ比が高い△ｑ／Ｐｄ系導体ペース１−を用いて第２
の導体ペースト膜を形成し、その後ペーストを焼成し′
Ｃ導電パターン膜とすることを特徴とするものである。

作　　　用 この発明の方法においては、先ずＡ　ｇｌＰｄ系導体ペ
ーストを用い、所定の回路パターンに従って基板上に第
１の導体ペースｌ−膜を形成する。ここで用いてるＡｇ
／Ｐｄ系導体ペーストとしては、耐マイグレーション性
が良好となるように比較的Ａｇ／Ｐｄ比の低いペースト
、リーイ【わら］゛）ｄ含イｊ量が比較的多いペースト
を用いることが望ましい。

具体的には、Ｐｄ／　（Ａｇ＋Ｐｄ）の割合が、重量％
で１５％以上のものが望ましい。またここで第１の導体
ペースト膜は、回路パターンのすべての部分、−りなわ
らはんだ付は部となるべき部分をも含んで形成する。そ
の形成手段としては、常法にしたがってスクリーン印刷
等を適用すれば良い。

その後、上記の第１の導体ペースト膜からなる回路パタ
ーンのうち、はんだ付は部となるぺぎ部分の表面上に、
第２の導体ペースト膜を形成−する。

この第２の導体ペースト膜は、導電成分として八〇のみ
を含有するＡｇ系導体ペーストを用いることが好ましい
が、場合によつ−Ｃは前記第１の導体ペースト膜に用い
たＡｇ／Ｐｄ系導体ペーストよりもＡＱ／Ｐｄ比が高い
（△ｇａ度が大きい）Ａｇ／Ｐｄ系導体ペーストを用い
ても良い。このように特にはんだ付は部に相当する部分
のみ第１の導体ペースト膜−トに第２の導体ペースト膜
を形成づ−る具体的手段としても常法に従ってスクリー
ン印刷などを用いることかできる。

その後第１の導体ペースト膜、第２の導体ペースト膜の
ペーストを焼成さける。この焼成工程においては、は／
υだ付（１部となるべき部分以外の部分では第１の導体
ペースト膜がぞのまま焼成されて、その部分は比較的Ａ
Ｑ／Ｐｄ比の低い導電パターン膜が形成される。一方は
んだ付（プ部となるべき部分、すなわち第１の導体ペー
スト膜上に第２の導体ペースト膜膜を形成した部分では
、焼成中に第１の導体ペースト膜中の導電成分と第２の
導体ペースト膜中の導電成分とが相ｎ拡散して、両者が
一体化した導電パターン膜か形成される。ここで、第２
の導体ペースト膜はＡｇ系導体ペーストもしくはＡｇ比
の高い△ｑ／Ｐｄ系導体ペーストを用いており、一方策
１の導体ペース１へ膜は相対的にＡｇ比が低いから、上
述のように相７７拡散しても、焼成後の表面層は△＜］
比が畠い状態となる。ずなわら、はんだ付は部に相当Ｊ
−る部分の導電パターン膜は表面層のＡＱ濶庶が高いも
のとなる。

る。

このようにして、基板上の導電パターン膜のう−９＝ ち、特にはんだ付は部となるべき部分の表向はＡｇ濃度
が高くなるため、その部分のはんだぬれ性が良好となり
、または／υだ付（プ部となるべき部分以外の部分の導
電パターン膜は、比較的Ａｃｔ／Ｐｄ比の低いＡＱ／Ｐ
ｄ系導体ペーストのみによって形成されてその部分の耐
マイグレーション性は良好となる。したがって機能部品
や外部リード線等をはんだ付けする際には容易に短時間
で信頼性の高いはんだ付けを行なうことができ、一方は
んだ付は部以外のパターン膜では耐マイグレーション性
が優れるため、ハイブリッドＩＣとしての使用時におい
て回路間の短絡が生じるおそれが少なく、耐久性能が優
れる。

なｄ）ここではんだ付は部となるべき部分の導電パター
ン膜は前）小のように表面のへｇ濃度が高いが、その部
分ははんだによって覆われてしまうため、△ａｌｌが高
くても特にマイグレーションの問題は生じない。したが
ってはんだ付は部以外の部分の導電パターン膜の耐マイ
グレーシ」ン性が良好であれば、ハイブリッドＩＣ仝体
としての耐マイクレージョン性が良好であると言える。

実施例 以下この発明の実施例を適用したハイブリッドＩＣの製
造工程を第１図（Ａ）〜（Ｇ）を参照して説明する。

先ず第１図（Δ）に示すような基板１を用意する。この
基板１としては、通常は厚さ０□６３５ｍ〜１Ｍ程度の
９６％アルミナからなるものを用いるが、このほかＳｉ
ＣやＡＩＮなどのセラミックあるいはホーローなどを用
いることができる。

次いで第１図（Ｂ）に示すようにＡｇ／Ｐｄ系導体ペー
ストを用いて、所定の回路パターンに従った第１の導体
ペースト膜５をスクリーン印刷などの印刷によって形成
する。そして１２０℃程度の温度で１０分間程度ペース
トを乾燥させる。ここで、Ａｇ／Ｐｄ系導体ペーストと
しては、主として耐マイグレーション性を考慮して、Ｐ
ｄ／　（△０＋Ｐｄ）が１５％以上のもの、望ましくは
２５％以上のものを使用することが好ましい。またこの
時の導体ペーストの印刷厚み、すなわち第１の導体ぺ一
スト膜５の厚みは、後述する焼成工程の後に１０３，１
ｍ以上の厚みが得られるように２０〜３０ＪＪｍ程度と
することが好ましい。

その後、第１図（Ｃ）に示すように、第１の導体ペース
トｖＡ５の上であって、後工程で部品のはんだ付けやリ
ード線のはんだ付けを行なう部分の表面に、導電成分と
してＡＱのみを含有するＡｇ系導体ペーストをスクリー
ン印刷等によって印刷し、第２の導体ペース膜６を形成
する。この時のＡｇ系導体ペーストの印刷厚み、すなわ
ち第２の導体ペースト膜６の厚みは５〜ｉｏｐｍ程度と
する。

続いて１２０℃程度の温度で１０分間程度乾燥させた後
、焼成する。この焼成は８００〜８５０℃程度で１０分
程度加熱して行なえば良い。前述の第１の導体ペースト
膜５および第２の導体ペースト膜６は焼成によって一体
化して第１図（Ｄ＞に示すような導電パターン膜７とな
る。すなわち、焼成後の導電パターン膜７のうち、第１
の導体ペースト膜５の上に第２の導体ペースト膜６を形
成しておいたはんだ付は部となるべき部分Ａ−Ａ’にお
いては、第１の導体ペースト膜５のＡｇ／Ｐｄ系導体ペ
ーストと第２の導体ペースｌ−膜６のＡＣＩ系導体ペー
ストとが相互拡散して一体化した層となるが、その部分
Ａ−Ａ’　におけるＡに近い側のパターン上部（導電パ
ターン膜表面付近）ではその成分がほとんど／’ｌのみ
となり、一方Ａ′に近い値のパターン下部（導電パター
ン膜の基板に近い部分）ではその成分がＡｇ／Ｐｄとな
る。これに対し第２の導体ペースト膜６を形成しておか
なかった部分、すなわちはんだ付は部とならない部分［
３−８’では、Ａｇ／Ｐｄ系導体ペーストを用いた第１
の導体ペースト膜５の成分のまま焼成される。

このように、焼成によって基板１上には、はんだ付は部
となるべき部分のみその表面のＡｇ濃度が高く、それ以
外の部分ではＰｄ１１度が相対的に高いＡｇ／Ｐｄ系の
導電パターン膜７が形成される。

次いで第１図（Ｅ）に示すように、導電パターン膜７上
の部品実装を行なう部分（および外部リード線をはんだ
付けすべき部分）にはんだペーストをスクリーン印刷な
どにより印刷して、はんだペースト膜８を形成する。

その後、第１図（Ｆ）に示すように、はんだペースト膜
８上に部品３を実装した後、２００〜２５０℃で２秒〜
１０秒程度加熱すれば、はんだペーストが溶融して、第
１図（Ｇ）に示すように部品３と導電パターン膜７とが
はんだ３′により接合される。

なお以上の実施例では第２の導体ペースト膜６の形成の
ための導体ペーストとして、ＡＣＪ系導体ペーストを用
いているが、場合によっては第１の導体ペースト膜５の
形成のためのＡｇ／Ｐｄ系導体ペーストよりも格段にＡ
ｇ濃度が高い（すなわちＰｄ１８度が低い＞ＡＱ／Ｐｄ
系導体ペーストを第２の導体ペースト膜６に用いること
ができる。

発明の効果 この発明のハイブリッドＩＣにおける導電パターン膜形
成方法によれば、基板上に形成される導電パターン膜の
うち、部品や外部リード線がはんだ付けされる部分の導
電パターン膜表面は、ＡＱ濃度が高くなっているため（
，１んだぬれ１（［か侵れ、ぞのためはんだ付（プ１］
稈でのはんだト１け？Ａａ　ＩＬＬを低くしたり、はん
だ付は時間を知くりることが可能となり、高い生産性が
得られるとともに、優れたはんだ付は信頼性が得られ、
一方は／ｖだ付は部以外の部分における導電パターン膜
はへｇ淵度が相対的に低いＡｇ／Ｐｄ系であるため、ハ
イブリッドＩＣとして優れた耐マイグレーション性を１
ｑることができ、したがってマイクレージョンにＪ、る
回路短絡が生じることを防止して優れた耐久↑４能を得
ることができる。以上のように、この発明の方法を適用
することにより、高い生産性を１９ることができるとと
もに、信頼性、耐久性能の優れたハイブリッドＩｃを製
造Ｊることができる。

【図面の簡単な説明】

第１図（△）〜（Ｇ）はこの発明の一実施例による工程
を段階的に示す略解的な断面図、第２図は従来の方法を
適用して得られたハイブリッドＩＣの一例を示す略解的
な断面図である。 １・・・基板、　５・・・第１の導体ペースト膜、　６
・・・第２の導体ペースト膜、　７・・・導電パターン
膜。

Claims (1)

1. 【特許請求の範囲】 　基板上に導体ペーストを用いて所定のパターンの導電
   パターン膜を形成するにあたり、 Ａｇ／Ｐｄ系の導体ペーストを用いて基板上に所定の回
   路パターンに従つて第１の導体ペースト膜を形成した後
   、その第１の導体ペースト膜からなる回路パターンのう
   ち、はんだ付け部に相当する部分の表面上に、Ａｇ系導
   体ペーストもしくはＡｇ／Ｐｄ比が第１の導体ペースト
   膜よりも高いＡｇ／Ｐｄ系導体ペーストを用いて第２の
   導体ペースト膜を形成し、その後ペーストを焼成して導
   電パターン膜とすることを特徴とするハイブリッドＩＣ
   における導電パターン膜形成方法。