JPS59214289A - 膜回路基板 - Google Patents

膜回路基板

Info

Publication number
JPS59214289A
JPS59214289A JP58088439A JP8843983A JPS59214289A JP S59214289 A JPS59214289 A JP S59214289A JP 58088439 A JP58088439 A JP 58088439A JP 8843983 A JP8843983 A JP 8843983A JP S59214289 A JPS59214289 A JP S59214289A
Authority
JP
Japan
Prior art keywords
conductor layer
circuit board
film circuit
conductor
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58088439A
Other languages
English (en)
Inventor
松前　義昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58088439A priority Critical patent/JPS59214289A/ja
Publication of JPS59214289A publication Critical patent/JPS59214289A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、混成集積回路用の膜回路基板に関するもので
ある。
厚膜回路の配線、端子、電極などの導体を基板上に形成
するために用いる導電材料は、一般の電気材料でいう導
電材料とは概念の全く異った特殊な材料である。厚膜回
路の導体はすべてペースト状に調整した金属粉末材料を
スクリーン印刷によってセラミック基板上に塗布し、高
温で焼結して基板面に金属導体層を密着生成させる方法
で作られる。その主成分は金、銀、白金、銅２パラジウ
ム等の金属の微細な粉を単独または混合したもので、こ
れに少量の低融点ガラス粉末を添加混合しで、有機樹脂
バインダ溶液に分散させてペースト状にしたものである
。これらのペース状材料を基板に塗布して焼結すると、
有機バインダが燃焼してほとんど純粋な金属導体層が生
成し、ガラス質によって基板に密着する。ここに得られ
た金属導体層は導電材料によって個有の特性を示す。
金ペーストを使用した導体層（以下、金導体層という）
は信頼性および電気的特性に優れた特性を示すが、他の
導体ペーストを使用した金属導体７＠に比へ高価である
ため、低コストが要求される製品には１更用できない。
一方、銀ペーストを使用した導体層（以下、銀導体層と
いう）は銀のマイグレーションを起しやずい。特に水の
介在によりマイグレーションが加速されるためガラス被
覆などの完全防湿処理を施して使用しなければならない
。
現在最も多く使用されている銀パラジウム等の混合系ペ
ーストを使用した導体層（以下、銀パラ導体層という）
は低コストで、銀のマイグレーションを実用上無視でき
る程度に抑制されているが。
電気的特性において導体抵抗が他の金属導体層に比べて
比較的大きい。そのため配線導体として使用される場合
には、とくに回路抵抗に留意しなければならない、従っ
て、高周波回路等の′１気的特性が要求される回路にお
いては電気的損失が大きく１．また電流容量が小さいた
め大電流（１０３Ａ／ＣＭ以上）を直接流すことができ
ない。この導体抵抗を実用上無視できる値に減らす試み
として、銀パラ導体層上にハンダを盛り上げて導体抵抗
を下げる方法があるが、この場合銀パラ導体層に含れる
銀がハンダ合金と反応して半田中に移行する。
いわゆる半田（われ現象を示すため、導体層の信頼性を
著しく低下させることから、製品製造上の工程管理が蛯
しく％製品コストに大きく影響を及ぼすなどの欠点があ
る。
銅ペーストを使用した導体層（以下、＠導体層という）
は電気的特性において銀導体層と並び非常に優れ、抜た
価格の面においても銀パラ導体層より低コストとなるが
、銅導体層に含まれる銅の酸化性が強いため、空気中の
酸素と反応して導体層上に酸化被膜を形成し、混成集積
厚膜回路の主要特性である搭載部分及びリード等のハン
ダ付性を悪化させるため、厚膜基板の保管がむずかしく
、ライフサイクルも短い。才た。半導体素子の熱的及び
電気的接続のためのマウント性、ボンディング性が悪く
、特に高信頼度を得るため半導体素子の接続電極部や接
続用金属細線に金を使用する場合においては金が銅と反
応して相互拡散するために使用できない欠点がある。
本発明の目的は安価でしかも電気的特性および信頼性、
製品の生産性に優れた膜回路基板を提供することにある
。
−以下、図面に従って本発明の詳細な説明をする。
第１図及び第２図は本発明による厚膜回路基板の一実施
例を断面図で示したものである。
第１図は厚膜回路基板上の半導体素子の接続部分を示し
たもので、セラミック基板１には半導体素子の接続部と
なる金導体層３．３′と、配線導体部となる銅導体層２
，２′が電気的に接続され形成されている。また、金導
体層３には半導体素子５が熱的及び・電気的に接続され
、半導体素子５の上面にある電極と金導体層３′とが金
属細線６によって接続されている。また、銅導体層２は
酸化防止のためにガラス被膜層４によって保護されてい
る。
第２図は厚膜回路基板上の搭載部品のハンダ付部分を示
したもので、第１図同様に金導体層３とガラス被膜層４
によって保護された銅導体層２が形成されている。搭載
部品又はリード端子のハンダ付部品８は、ハンダ合金層
７によって金導体層３に電気的接続されている。
以上の様な構造における厚膜回路基板においては主たる
配線導体層には、銅導体層２及び２′を使用しているた
め、導体抵抗が少なく電気的特性に優れ低コストである
。又、銅導体層２及び２′はすべてガラス被膜層４に保
護されているため信頼性においても優れている。
一方、半導体素子５及び搭載部品等８の接続部には金導
体層３及び３′が使用されるため、′醒気的特性、信頼
性及びマウント性、ボンディング性。
ハンダ付性に優れ、価格の面においても金導体層３及び
３′が使用される部分が厚膜回路基板の一部分にすぎな
いため厚膜基板の価格にほとんど影響を与えることはな
い。
また、広範囲にわたるハンダ付部分については。
第２図に示す様な金導体）ｉＩ！３の変わりに銀パラ導
体層を使用することで、低コストの厚膜回路基板を提供
することができる。
以上述べた様に本発明による厚膜回路基板は、主たる配
線導体部分には完全防湿処理された銅導体層が使用され
、半導体素子及び搭載部品の接続部には金導体層が使用
され、また広範囲のハンダ付部には銀パラ導体層が使用
されているため、特に高周波・高出力・高効率の厚膜回
路基板において電気的特性および信頼性に優れた低コス
トの厚膜回路基板を提供することができる。
なお１本発明は半導体素子及び搭載部品の接続部に銀パ
ラ導体層を使用した場合においても適用されることは明
らかである。
【図面の簡単な説明】
第１図及び第２図は本発明の実施例を示す厚膜回路基板
の断面図である。 １・・・・・・セラミック基板、２・・・・・・銅導体
層、３・・・・・・金導体層、４・・・・・・ガラス被
膜層、５・・・・・・半導体素子、６・・・・・・金属
細線％　７・・・・・・ハンダ合金層、８・・・・・・
ハンダ付部品。 峯１函 峯２絽

Claims (1)

    【特許請求の範囲】
  1. 基板上にペースト状の導電材料からなる導体層を有する
    膜回路基板において、該導体層は銅を主成分とする配線
    導体層と、金又は釧−パラジウムを主成分とする接続用
    導体層とにわけて作られていることを％徴とする膜回路
    基板。
JP58088439A 1983-05-20 1983-05-20 膜回路基板 Pending JPS59214289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58088439A JPS59214289A (ja) 1983-05-20 1983-05-20 膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58088439A JPS59214289A (ja) 1983-05-20 1983-05-20 膜回路基板

Publications (1)

Publication Number Publication Date
JPS59214289A true JPS59214289A (ja) 1984-12-04

Family

ID=13942828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58088439A Pending JPS59214289A (ja) 1983-05-20 1983-05-20 膜回路基板

Country Status (1)

Country Link
JP (1) JPS59214289A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411335A (en) * 1987-07-03 1989-01-13 Fuji Xerox Co Ltd External connection of wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411335A (en) * 1987-07-03 1989-01-13 Fuji Xerox Co Ltd External connection of wiring board

Similar Documents

Publication Publication Date Title
JPS59214289A (ja) 膜回路基板
JP2627509B2 (ja) 導電層を有する電子部品
JPH0514363B2 (ja)
JP2004253662A (ja) コンデンサ装置
JPH1074419A (ja) チップ抵抗体の端子電極用導電性ペースト組成物
JP4307184B2 (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JPS6311744Y2 (ja)
JP2000195888A (ja) 半導体装置
JP2931940B2 (ja) プリント回路基板の接続構造
JPH11126797A (ja) 配線基板の接続構造
JPS5842259A (ja) 半導体パッケージの製造方法
JPH04144145A (ja) 半導体装置の実装方法
JP6075606B2 (ja) 配線基板および電子装置
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ
JPS6158259A (ja) チツプキヤリア
JPH0544200B2 (ja)
JPH04349690A (ja) 回路基板
JPH0467360B2 (ja)
JPS6148993A (ja) 混成集積回路の製造方法
JPH03280458A (ja) リード付き電子部品
JPH0528836A (ja) 電気的接続接点およびそれを用いた実装基板
JPH04369288A (ja) 回路基板
JPH03237795A (ja) 厚膜印刷配線基板
JPH1139943A (ja) 半導体セラミックコンデンサ用導電性組成物および半導体セラミックコンデンサ
JPH04129103A (ja) 銅系導体ペースト組成物及び電子回路基板