JPS6338288A - ハイブリツドｉｃにおける導体回路形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は各種電気機器や自動車の各種制６１装置など
に使用されるハイブリッドＩＣ（混成集積回路）に関し
、特にそのハイブリッドＩＣの製造過程において、基板
上に導体ペース１〜を用いて所定のパターンの導体回路
を形成する方法に関するものである。

従来の技術 ハイブリッドＩＣの１５６にあたっては、例えば第２図
に示（ように、アルミナ、Ｓ　＋　Ｃ，あるいはＡＩＮ
などからなる基板１の上に、導体ペーストをスクリーン
印刷などによって予め定められたパターンに従って印刷
した後、その導体ペーストを焼成して所定のパターンの
導電パターン膜２を形成し、その後はんだペーストを所
定のはんだイ」け位置に印刷してから機能部品３を実装
し、例えば２００〜２５０℃程度に２〜１０秒間程秒間
熱してはんだペース１へを溶融させ、そのはんだ４によ
って機能部品３と導電パターン膜２とを接合することが
行なわれている。

上述のような導電パターン膜の形成、すなわち導体回路
の形成に用いられる導体ペース１〜は、樹脂を有機溶媒
に溶かした分散媒に白金属もしくは卑金属の導電成分粉
末を分散・混練したものであって、白金属系の導体ペー
ストとしてはＡｇ系、Ａｇ／Ｐｄ系、Ａ　ｇ／Ｐ　を系
、Ａｇ／Ｐｄ／Ｐｉ系などがあり、また卑金属系の導体
ペーストとしてはＮｉ系、Ｃｕ系、Ｗ系などがある。そ
してこれらのうちから使用条件や製造条件、コス１〜な
どの点から最適な導体ペーストを選択して使用するのが
通常であるが、現状ではこれらのうらでも特にＡＱとＰ
ｄ（パラジウム）を混合した△ｑＺＰｄ系の導体ペース
トが最も広く使用されている。

発明が解決すべき問題点 前述のようにハイブリッドＩＣにおける導電パターン膜
の形成のためにＡｑ／Ｐｄ系の導体ペーストを使用する
にあたっては、はんだぬれ性（はんだ付け性）と耐マイ
グレーション性という相反する２種の性能を如何に満足
させるかが極めて重要な問題となっている。

すなわち、前者のはんだぬれ性は、所定のパターンの導
電パターン膜上にリード線や各種機能部品をはんだ付け
する際のはんだの付き易さを表わすものであり、Ａｃｔ
ははんだ付けし易いのに対しＰｄははんだ付けしにくい
から、Ａｑ／Ｐｄ系導体ペーストとしてはｐｄが少ない
ほど、すなわちＡｑ／Ｐｄ比が高いほどそのＡ（Ｊ／Ｐ
ｄ系導体ペーストにより形成された導電パターン膜のは
んだぬれ性が優れることになる。そしてこのようにはん
だぬれ性が優れていることは、より短時間でかつより低
温で高い信頼性を有するはんだ付けが可能となることを
意味する。逆にＡｃａ／Ｐｄ系導体ペーストでＰｄが多
ければ、はんだ付けがしにくくなるとともに信頼性も低
下する。したがってハイブリッドＩＣ製造過程における
はんだ付けの観点からは、Ｐｄの少ない純Ａｇに近いは
んだぬれ性の優れた導体ペーストを用いることが望まれ
る。

一方、後者の耐マイグレーション性とは、使用時（電圧
印加時）における基板表面での導電パターン膜中の導体
金属の電気化学的な溶解→析出による導体金属の移行現
象（マイグレーション）によって基板上の回路間（導電
パターン間）がショートする現象に対する耐久性能を意
味するものであり、Ａｃｔはマイグレーションを起こし
易いのに対し、Ｐｄはマイグレーションを起こしにくい
傾向にある。したがってＡｑ／Ｐｄ系導体ペーストを用
いた導電パターン膜においては、ｐｄが多いほどマイグ
レーションが起りにくく、ハイブリッドＩＣの回路とし
て高い耐久性、信頼性を得ることができ、逆にＡＣＩが
多いほど、マイグレーションが生じ易くなってハイブリ
ッドＩＣとして耐久性、信頼性に欠けることとなる。

以上のように、ＡＱ／Ｐｄ系導体ペーストを用いた場合
のはんだぬれ性（はんだ付け性）と耐マイグレーション
性とは、ペースト中の導電成分であるＡＱとＰｄとの成
分比に関して相反するものであり、はんだ付け性を良好
にするべくへ〇割合を大きくすれば耐マイグレーション
性が低下し、逆に耐マイグレーション性を良好にするべ
りＰｄ割合を大きくすればはんだぬれ性が悪化する問題
が生じる。そこで従来は、製造条件や使用条件を考慮し
て、両性能をおる程度のところで妥協させてＡｑ、Ｐｄ
の成分比率を決定せざるを得ず、そのため信頼性、耐久
性および生産性のすべてが必ずしも充分とは言えなかっ
たのが実情である。

この発明は以上のような事情を背慎としてなされたもの
で、ハイブリッドＩＣの基板上に導体回路を形成するに
あたって、はんだ付け時の生産性および信頼性の問題と
マイグレーションによる耐久性能の問題とを一挙に解決
し得るようにした導体回路形成方法を提供することを目
的とするものである。

問題点を解決するための手段 この発明の導体回路膜形成方法は、基板上に所定のパタ
ーンの導体回路を形成するにあたり、貴金属導体ペース
トを用いて基板上に所定の回路パターンの導電パターン
膜を形成した後、その導電パターン膜のうち、はんだ付
け部に相当する部分の表面にはんだめっき被膜を被覆す
ることを特徴とするものである。

作　　用 この発明の方法においては、先ず貴金属を導電成分とす
る貴金属導体ペーストを用い、所定の導体回路パターン
に従って基板上に導電パターン膜を形成する。ここで貴
金属導体ペーストとしては、耐マイグレーション性が良
好となるように比較的ＡＱ／Ｐｄ比の低いＡｑ／Ｐｄ系
導体ペースト、すなわちＰｄ含有量が比較的多いペース
１〜を用いることが望ましく、具体的には、Ｐｄ／　（
八ｇ−１−Ｐｄ）の割合が、重量％で１５％以上のもの
が望ましいが、場合によってはＡｇ系、△（Ｊ　／　Ｐ
　を系、Ａｇ／Ｐｄ／Ｐｔ系などの導体ペース１〜を用
いることもできる。またここで白金属導体ペーストによ
って形成する導電パターン膜は、回路パターンのすべて
の部分、ずなわちはんだ付け部となるべぎ部分をも含ん
で形成覆−る。その形成手段としては、常法にしたがっ
てスクリーン印刷等により印刷した後、乾燥・焼成する
手段を適用寸れば良い。

その後、上記の導電パターン膜からなる導体回路のうち
、ハイブリッドＩＣ上に実装される部品や外部からのリ
ード線などとのはんだイ」り部となるべぎ部分の表面を
、はんだめっき被膜によって被覆する。このはんだめっ
き被膜は、後述するように無電解めっきなどの任意のめ
つき手法によって形成すれば良い。

このようにして、基根上の導電パターン膜からなる導体
回路のうち、特にはんだイ］け部となるべき部分の表面
にははんだめっき被膜が形成されているため、部品やリ
ード線をはんだ付けする際のはんだ付（プ性は極めて良
好であって、より短時間で、またより低温ではんだ付け
を行なって生産性を向上させることができるとともに、
はんだ（＝ｊけの信頼性も高くなる。

一方はんだイｊ（］部となるべき部分以外の部分の導電
パターン膜は、△ｃ＋／Ｐｄ系導体ペーストなどの真金
属導体ペーストによって形成されている。

ここで、はんだイ］け部の優れたはんだ付け性は、はん
だめっき被膜によって確保されているから、貴金属導体
ペーストとしてははんだぬれ性の問題を考慮せずに選択
づ−ることができる。すなわち、貴金属導体ペーストの
選択にあたっては、はんだ付け性確保のための制約がな
くなって耐マイグレーシヨン性向上の点のみを考慮すれ
ば良いことになり、そのためＰｂ比率の高いＡｇ／Ｐｄ
系導体ペーストを用いることなどによって、はんだ付け
部以外の部分の耐マイグレーション性を充分に向上させ
ることができ、そのため耐久性能が著しく優れたハイブ
リッドＩＣを作成することが可能となる。

なおここではんだ付け部となるべき部分の導電パターン
膜表面には前述のようにはんだめっき被膜が被覆されて
いるが、その部分ははんだ付け時にはんだによって覆わ
れて一体化してしまうため、はんだめっき被膜を形成し
ていても特に耐マイグレーシヨン性低下の問題は招かな
い。すなわら、ハイブリッドＩＣとしての耐マイグレー
ション性は、はんだ付け部表面以外の部分で用いている
貴金属導体ペーストにより定まり、貴金属導体ペースト
として耐マイグレーション性の優れたものを選択するこ
とにより、ハイブリッドＩＣ金体としての耐マイグレー
ション性を充分に優れたものとすることができるのであ
る。

実施例 以下この発明の実施例を適用したハイブリッドＩＣの製
造工程を第１図（△）〜（１」）を参照して説明する。

先ず第１図（Ａ）に示すような基板１を用意す−〇　− る。この基板１としては、通常は厚さ０．６３５．〜１
ｓ程度の９６％アルミナからなるものを用いるが、この
ほかＳｉＣやＡＩＮなどのセラミック、あるいは金属基
板に絶縁被膜を形成した基板（例えばホーロー）などを
用いることができる。

次いで第１図（Ｂ）に示すようにＡｇ／Ｐｄ系、Ａｇ系
、Ａｑ／Ｐｔ系、Ａ（Ｊ／Ｐｄ／Ｐｔ系などの貴金属導
体ペーストを用いて、所定の回路パターンに従った導体
ペースト膜５をスクリーン印刷などの印刷によって形成
し、１２０℃程度の温度で１０分間程度ペーストを乾燥
させる。この時の導体ペーストの印刷厚み、すなわち導
体ペースト膜５の厚みは、２０〜３０ｐｍ程度とする。

乾燥後、８００〜９００℃程度の温度に加熱して、導体
ペーストを焼成し、導電パターン膜６とする。この焼成
後の導電パターン膜厚さはｉｏｐｍ以上得られることが
望ましい。

その後、導電パターン膜６の上であって、後工程で部品
のはんだ付けやリード線のはんだ付けを行なう部分の表
面に、はんだめっき被膜を形成する。このはんだめっき
被膜の形成を無電解めっき法によって行なう場合の例を
第１図（Ｃ）〜（［）に示す。すなわち先ず第１図（Ｃ
）に示づように、導電パターン膜６のうち、はんだめっ
き被膜を形成しない部分の表面に、めっきレジス１〜を
スクリーン印刷によって印刷し、レジスト被膜７を形成
する。次いで無電解めっき浴中に基板１を浸漬させ、第
１図（Ｄ＞に示すようにはんだめっき被膜８を２〜１０
ｐｍ程度の厚さに析出さける。続いて前記レジスト被膜
７を除去すれば、第１図（「）に示すように導電パター
ン膜６のうち所要の部分のみにはんだめっき被膜８が被
覆された導体回路パターンを得ることができる。

次いで第１図（［）に示すようにはんだめっき被膜８の
上にはんだペースｊ〜をスクリーン印刷などにより印刷
して、はんだペース１〜膜９を形成する。

その後、第１図（Ｇ）に示すように、は／υだペースト
膜９上に部品３を実装した後、２００〜２５０°Ｃで２
秒〜１０秒程度加熱すれば、はんだペース１〜膜９とは
んだめっき被膜８とが溶融して、第１図（Ｈ）に示すよ
うに部品３と導電パターン膜６とがはんだ９′により接
合される。

以上この発明の実施例について説明したが、通常のハイ
ブリッドＩＣの製造工程では導体、抵抗体の印刷・焼成
の後、オーバーコートガラスの印刷・焼成が行なわれる
。この発明の方法におけるはんだめっき被膜の形成は、
オーバーコートガラスの印刷・焼成の前に行なっても良
いし、あるいはオーバーコートガラスの印刷・焼成の後
に行なっても良い。

発明の効果 この発明のハイブリッドＩＣにおける導体回路形成方法
によれば、基板上に形成される導電パターン膜のうち、
部品や外部リード線がはんだ付けされる部分の導電パタ
ーン膜表面は、はんだめっき被膜によって被覆されてい
るためはんだ付け性が優れ、そのためはんだ付け時間を
短くすることが可能となって高い生産性が得られるとと
もに、はんだ付け温度を低くすることが可能となって熱
に弱い部品に対するはんだ付け時の熱影響を最小限度に
抑え、優れた信頼性を得ることができる。

一方導電パターン膜形成のための貴金属導体ペーストと
しては、従来のにうにはんだイ」け性と耐マイグレーシ
ョン性という相反する要請を考慮して選択する必要がな
くなり、はんだ付け性の制約を受けることなく耐マイグ
レーション性の観点から選択することができ、そのため
耐マイグレーション性の優れた導体ペースｌ〜を用いて
、耐久性能の優れたハイブリッドＩＣを製造することが
可能となる。したがってこの発明の方法を適用すること
により、高い生産性を得ることができるとともに、信頼
性、耐久性能の優れたハイブリッドＩＣを製造すること
ができる。

【図面の簡単な説明】

第１図（△）〜（ト１）はこの発明の一実施例による工
程を段階的に示す略解的な断面図、第２図は従来の方法
を適用して１ｑられたハイ１リツドＩＣの一例を示す略
解的な断面図である。 １・・・基板、　５・・・導体ペースト膜、　６・・・
導電パターン膜、　８・・・はんだめっき被膜。

Claims (1)

1. 【特許請求の範囲】 　基板上に所定のパターンの導体回路を形成するにあた
   り、 貴金属導体ペーストを用いて基板上に所定の回路パター
   ンの導電パターン膜を形成した後、その導電パターン膜
   のうち、はんだ付け部に相当する部分の表面にはんだめ
   つき被膜を被覆することを特徴とするハイブリッドＩＣ
   における導体回路形成方法。