JPS6281722A - 電子部品装置 - Google Patents
電子部品装置Info
- Publication number
- JPS6281722A JPS6281722A JP60223393A JP22339385A JPS6281722A JP S6281722 A JPS6281722 A JP S6281722A JP 60223393 A JP60223393 A JP 60223393A JP 22339385 A JP22339385 A JP 22339385A JP S6281722 A JPS6281722 A JP S6281722A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film conductor
- circuit board
- chip
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野]
本発明は′1トf部品装置に係り、特に低耐熱性構造体
にへの実装に適した電子部品装置に関する。
にへの実装に適した電子部品装置に関する。
[従来技術]
従来、この種の電子部品装置ツド、IC実装を例に取り
説明する)に際しては−・般的にAu。
説明する)に際しては−・般的にAu。
A1等の細線を用いるワイヤポンディング方式を用いて
いたが、ICチップが人トし易い等の汎用性がある反面
、Au細線の熱圧着および超;キ波併用の熱圧着のポン
ディングでは基板を約150℃〜350℃に加熱する必
要があり液晶素子等の低耐熱性構造体上へのIC実装に
は不向きであった。また前記ワイヤポンディング方式は
多数配線llγの配線不良率が高い、配線作業に時間が
かかる。
いたが、ICチップが人トし易い等の汎用性がある反面
、Au細線の熱圧着および超;キ波併用の熱圧着のポン
ディングでは基板を約150℃〜350℃に加熱する必
要があり液晶素子等の低耐熱性構造体上へのIC実装に
は不向きであった。また前記ワイヤポンディング方式は
多数配線llγの配線不良率が高い、配線作業に時間が
かかる。
修正、修理に1間がかかる、配線ピッチが粗く高密度実
装には不向きである、配線ループの高さと配線保1.C
の」11F剤により薄型実装が不II丁能である等の欠
点があった。
装には不向きである、配線ループの高さと配線保1.C
の」11F剤により薄型実装が不II丁能である等の欠
点があった。
これらの解決方法としてフィルムキャリアポンディング
、フリップチップポンディング等のギヤングポンディン
グ方式があるが、これらの方式はワイヤポンディング方
式の欠点を多くの点で解決している反面、ICチップ−
1−の取り出し電極にバリア金属、バンブ金属等の特殊
な処理をする必要があるため、ICチップのコストアッ
プや人手が難しい等汎用性に乏しいという欠点があった
。また、フィルムキャリアポンディング方式では銅箔等
をパターニングしたポリイミド等のフィルムを使用Vる
ためコストがアップしてしまう欠点が有り、フリップチ
ップポンディング方式ではバンプ電極に5Sn−95P
bのはんだを使用するため接合時の温度が高くなってし
まう等の欠点があった。
、フリップチップポンディング等のギヤングポンディン
グ方式があるが、これらの方式はワイヤポンディング方
式の欠点を多くの点で解決している反面、ICチップ−
1−の取り出し電極にバリア金属、バンブ金属等の特殊
な処理をする必要があるため、ICチップのコストアッ
プや人手が難しい等汎用性に乏しいという欠点があった
。また、フィルムキャリアポンディング方式では銅箔等
をパターニングしたポリイミド等のフィルムを使用Vる
ためコストがアップしてしまう欠点が有り、フリップチ
ップポンディング方式ではバンプ電極に5Sn−95P
bのはんだを使用するため接合時の温度が高くなってし
まう等の欠点があった。
ワイヤポンディング方式やギヤングポンディング方式の
欠点のうち低温プロセス化、不良チップの取り換えのし
やすさを改善して液晶パネルガラス基板にICチップを
実装する手段として導体を選択的に配列したゴムコネク
ターを介して回路基板とICチップとを接続する方法が
公知である。
欠点のうち低温プロセス化、不良チップの取り換えのし
やすさを改善して液晶パネルガラス基板にICチップを
実装する手段として導体を選択的に配列したゴムコネク
ターを介して回路基板とICチップとを接続する方法が
公知である。
[発明が解決しようとする問題点]
しかしながら、上記方式ではICチップ上の取り出し電
極にバンブ金属等の特殊な処理が必要であり、また導体
を配列したゴムコネクターを用いているため回路基板、
ゴムコネクター、ICチップの位置合せが必要で作業性
が悪く、位置合せ後にバネ性を持った押え金具で固定す
るため構造が複雑でコストアップにつながるという問題
点があった。
極にバンブ金属等の特殊な処理が必要であり、また導体
を配列したゴムコネクターを用いているため回路基板、
ゴムコネクター、ICチップの位置合せが必要で作業性
が悪く、位置合せ後にバネ性を持った押え金具で固定す
るため構造が複雑でコストアップにつながるという問題
点があった。
[問題点を解決するだめの手段]
以」二の問題点は、絶縁基板上に形成した表面に凸部を
右する厚膜導体を有する回路基板と、この回路基板上に
配置した電子部品とが、前記厚膜導体の凸部と該電子部
品の取り出し電極との位置が合わされ、異方性導゛市接
着層を介して電気的接続されている事を特徴とする本発
明の電子部品装置によって解決される。
右する厚膜導体を有する回路基板と、この回路基板上に
配置した電子部品とが、前記厚膜導体の凸部と該電子部
品の取り出し電極との位置が合わされ、異方性導゛市接
着層を介して電気的接続されている事を特徴とする本発
明の電子部品装置によって解決される。
[実施例]
以ド、本発明の実施例を図面を用いて計則に説明する。
第1図は本発明の電子部品装置の一実施態様を示すIC
装置の断面図で、1は回路基板でガラス、セラミック等
の絶縁基板2の」二に第1の厚膜導体3と第2の厚膜導
体4とを形成している。厚膜導体としては、Au 、A
u−Pd 、Ag−Pdつγの貴金属系、Cu、Ni系
等の材料が用いられるが、第1の厚llI2導体3と第
2の厚膜導体4とは同=・材料、同種材料、異種材料の
いずれの組み合わせであっても良い。5は異方性導′−
「接着層で絶縁樹脂6の中にAu、Ag、Cu、Ni
、C′lv、の導電体7を分散しており、8はICチッ
プ、抵抗体、コンデンサ等の゛屯イ一部品でここではI
Cチップとする。9はICチップ8七に形成された取り
出し電極である。回路基板1の作製方法はまず絶縁ノ、
(板2のほぼ全面に第1の厚膜導体を形成するペースト
を印刷、スピンコード等の方法で供給し、レベリング、
乾燥後焼成する。次に第2の厚膜導体を形成するペース
トを印刷、スピンコード笠の方υ:で所望の位置に供給
し、レベリング、乾燥後焼成する。第1及び第2の厚膜
導体を形成するペーストの焼成は同時に行うことも可能
である。更にフォトレジストを前述の焼成したペースト
にに塗布し、露光、現像した後フォトレジストをマスク
としてペーストをエツチングすることにより、前記第1
及び第2の厚膜導体を形成する。この時第2の厚膜導体
はICチップ8の取り出し電極9とピッチを合わせて突
起状又は凸状に作製される。厚t&を導体は前述したよ
うなフォトプロセスによらず印刷法によって直接パター
ンを作製することちり能である。
装置の断面図で、1は回路基板でガラス、セラミック等
の絶縁基板2の」二に第1の厚膜導体3と第2の厚膜導
体4とを形成している。厚膜導体としては、Au 、A
u−Pd 、Ag−Pdつγの貴金属系、Cu、Ni系
等の材料が用いられるが、第1の厚llI2導体3と第
2の厚膜導体4とは同=・材料、同種材料、異種材料の
いずれの組み合わせであっても良い。5は異方性導′−
「接着層で絶縁樹脂6の中にAu、Ag、Cu、Ni
、C′lv、の導電体7を分散しており、8はICチッ
プ、抵抗体、コンデンサ等の゛屯イ一部品でここではI
Cチップとする。9はICチップ8七に形成された取り
出し電極である。回路基板1の作製方法はまず絶縁ノ、
(板2のほぼ全面に第1の厚膜導体を形成するペースト
を印刷、スピンコード等の方法で供給し、レベリング、
乾燥後焼成する。次に第2の厚膜導体を形成するペース
トを印刷、スピンコード笠の方υ:で所望の位置に供給
し、レベリング、乾燥後焼成する。第1及び第2の厚膜
導体を形成するペーストの焼成は同時に行うことも可能
である。更にフォトレジストを前述の焼成したペースト
にに塗布し、露光、現像した後フォトレジストをマスク
としてペーストをエツチングすることにより、前記第1
及び第2の厚膜導体を形成する。この時第2の厚膜導体
はICチップ8の取り出し電極9とピッチを合わせて突
起状又は凸状に作製される。厚t&を導体は前述したよ
うなフォトプロセスによらず印刷法によって直接パター
ンを作製することちり能である。
次に接続方法について説明する。
回路基板1上に硬化後に異方性導電を示す導電性接着剤
(前記した様に絶縁性樹脂接若剤中に金属粉末等の導電
性粉末が分散されている)を所望の位置に印刷する。回
路基板1上に突起状又は凸状に形成された第2の厚膜導
体4とICチップ8上に形成された取り出し電極9との
位置を略合せて回路基板上にICチップ8を搭載した後
ICチツブ8側からヒータ(図示せず)にて加熱しなが
ら加圧すると絶縁樹脂6が回路基板1とICチップ8
J:fに熱融着して固定されるとともに突起状又は凸状
の第2の厚膜導体4によって押圧された部分が導電体7
を介してICチップ8の取り出し電極9と接触し電気的
に導通ずる。ICチップ8の固定は絶縁樹脂6によるだ
けでなく、補強用の接着剤を用いても良いしまたは押え
金具をつけることも可ス駐である。更にICチップ8の
封止をより強固にすることも兼ねて別の絶縁樹脂を用い
てICチップ8全体を被覆することも8然可能である。
(前記した様に絶縁性樹脂接若剤中に金属粉末等の導電
性粉末が分散されている)を所望の位置に印刷する。回
路基板1上に突起状又は凸状に形成された第2の厚膜導
体4とICチップ8上に形成された取り出し電極9との
位置を略合せて回路基板上にICチップ8を搭載した後
ICチツブ8側からヒータ(図示せず)にて加熱しなが
ら加圧すると絶縁樹脂6が回路基板1とICチップ8
J:fに熱融着して固定されるとともに突起状又は凸状
の第2の厚膜導体4によって押圧された部分が導電体7
を介してICチップ8の取り出し電極9と接触し電気的
に導通ずる。ICチップ8の固定は絶縁樹脂6によるだ
けでなく、補強用の接着剤を用いても良いしまたは押え
金具をつけることも可ス駐である。更にICチップ8の
封止をより強固にすることも兼ねて別の絶縁樹脂を用い
てICチップ8全体を被覆することも8然可能である。
上記接続方法の説明においては、異方性導電接着層の作
製方法として液状の導電性接着剤を用いた場合を示した
が、その他例えば絶縁性を有する固形接着剤中に金属粉
末等の導電性粉末を分散させ、シート状に成型した固形
接着剤を用いても良い。
製方法として液状の導電性接着剤を用いた場合を示した
が、その他例えば絶縁性を有する固形接着剤中に金属粉
末等の導電性粉末を分散させ、シート状に成型した固形
接着剤を用いても良い。
第2図は上記IC装置の実施態様を示す断面図で液晶表
示パネルガラス基板上にICチップを実装した図であり
、10は下側基板、11は上側基板、12は液晶、13
はシール剤でド側ノ。(板1.01−には前述の作製方
法で第1及び第2の厚膜導体3.4を形成するが、より
好適には第1の厚膜導体3はシール剤13を塗布する略
中間位置まで形成し、液晶を駆動するためのITOlA
l等で形成yれる薄膜導体14と接続する。第1の厚膜
導体3をシール剤13の位置まで形成することによって
薄1浸導体14の保護を省くことができる。
示パネルガラス基板上にICチップを実装した図であり
、10は下側基板、11は上側基板、12は液晶、13
はシール剤でド側ノ。(板1.01−には前述の作製方
法で第1及び第2の厚膜導体3.4を形成するが、より
好適には第1の厚膜導体3はシール剤13を塗布する略
中間位置まで形成し、液晶を駆動するためのITOlA
l等で形成yれる薄膜導体14と接続する。第1の厚膜
導体3をシール剤13の位置まで形成することによって
薄1浸導体14の保護を省くことができる。
ICチップ8は前述の接続方法と回−の方法で下側基板
IOに接続、封止されるが液晶12を加熱昇温させるこ
となく実装が可能であり、そのことによって下側基板1
0からの液晶駆動用の取り出し電極(図示せず)の数を
大幅に減少することがn(濠となる。
IOに接続、封止されるが液晶12を加熱昇温させるこ
となく実装が可能であり、そのことによって下側基板1
0からの液晶駆動用の取り出し電極(図示せず)の数を
大幅に減少することがn(濠となる。
実施例
ガラス基板(コーニング社製#7059.4!l110
m m X長さ20 m m X厚さ1.1mm)上
にAUペース)0−6gmの厚さで配線パターンを形成
するとともに、この配線パターンの一部に突起電極をA
uペース)10gmの厚さで形成した。
m m X長さ20 m m X厚さ1.1mm)上
にAUペース)0−6gmの厚さで配線パターンを形成
するとともに、この配線パターンの一部に突起電極をA
uペース)10gmの厚さで形成した。
突起電極は200ルmピッチ、幅100ルm×長さ20
0 gmの形状で幅4 m m X長さ10mm角の内
部に形成した。前記ガラス基板上に異方性導電接着剤ペ
ースト(大阪作達製モーフィッ)HM−2000)を2
0gm厚に印刷しシリコン基板を搭載し、150℃、1
0kg7cm2 .15秒間の条件にて加熱加圧して熱
融着した。シリコン基板はテスト用導体パターンと取り
出し電極とをAtで形成し、取り出し電極は200gm
ピッチ、幅120pmX長さ250gmの形状とし外形
寸法は4mmX10mmとした。ガラス基板とシリコン
基板との異方性導電接着剤ペーストを介しての接続抵抗
(接触抵抗)は20Ω〜50Ωの値となり、モ均40Ω
であった。前記接続抵抗は電圧駆動型のIC例えば液晶
駆動用ICの実装においては問題のないことが確認され
た。
0 gmの形状で幅4 m m X長さ10mm角の内
部に形成した。前記ガラス基板上に異方性導電接着剤ペ
ースト(大阪作達製モーフィッ)HM−2000)を2
0gm厚に印刷しシリコン基板を搭載し、150℃、1
0kg7cm2 .15秒間の条件にて加熱加圧して熱
融着した。シリコン基板はテスト用導体パターンと取り
出し電極とをAtで形成し、取り出し電極は200gm
ピッチ、幅120pmX長さ250gmの形状とし外形
寸法は4mmX10mmとした。ガラス基板とシリコン
基板との異方性導電接着剤ペーストを介しての接続抵抗
(接触抵抗)は20Ω〜50Ωの値となり、モ均40Ω
であった。前記接続抵抗は電圧駆動型のIC例えば液晶
駆動用ICの実装においては問題のないことが確認され
た。
なお、実装完了後にICチップや回路基板の不良又は接
続時の位置合せ不良等による接続不良が発見されたこと
を想定して酢酸カルピトール溶剤を用い、繰り返して接
続と剥離を行ったが数回の繰り返し回数では全く問題が
なく、未実装構造が修理性にも潰れていることが確認さ
れた。
続時の位置合せ不良等による接続不良が発見されたこと
を想定して酢酸カルピトール溶剤を用い、繰り返して接
続と剥離を行ったが数回の繰り返し回数では全く問題が
なく、未実装構造が修理性にも潰れていることが確認さ
れた。
[発明の効果]
以」−詳細に説明したように、本発明の電−r一部品装
置によれば1次のような効果が11?られる。
置によれば1次のような効果が11?られる。
(1)低温接続プロセスであるために部品、材料、構成
等の制約をうけない。
等の制約をうけない。
(2)修理が可能である。
(3)一括ボンディング方式であるため、接続ビン数が
多くても短時間で接続でき、かつ封1にを、IKねた構
造なので生産性に優れている。
多くても短時間で接続でき、かつ封1にを、IKねた構
造なので生産性に優れている。
(4)薄型、高′/l:度実装が可能である。
本発明の電子部品装置は特に液晶表示パネル等の低耐熱
性構造体上へのIC実装を11丁能とし、その実用的効
果は多大である。
性構造体上へのIC実装を11丁能とし、その実用的効
果は多大である。
第1図は本発明の電子部品装置の一実施yム様を示すI
C装置の断面図である。 第2図は上記IC装置の実施態様を示す断面図である。 1.10−・Φφ・回路ノ、(板 3・・・・・第1の厚膜導体 4・・・・・第2の厚膜導体 5・・・・・異方性導電接着層 6・・・・・絶縁樹脂 7・・・・・導゛市体 8・・・轡・ICチップ 9・・・・・取り出し電極 代理人 弁理士 山 ド 穣 モ 第1図 第2図
C装置の断面図である。 第2図は上記IC装置の実施態様を示す断面図である。 1.10−・Φφ・回路ノ、(板 3・・・・・第1の厚膜導体 4・・・・・第2の厚膜導体 5・・・・・異方性導電接着層 6・・・・・絶縁樹脂 7・・・・・導゛市体 8・・・轡・ICチップ 9・・・・・取り出し電極 代理人 弁理士 山 ド 穣 モ 第1図 第2図
Claims (4)
- (1)絶縁基板上に形成した表面に凸部を有する厚膜導
体を有する回路基板と、この回路基板上に配置した電子
部品とが、前記厚膜導体の凸部と該電子部品の取り出し
電極との位置が合わされ、異方性導電接着層を介して電
気的接続されている事を特徴とする電子部品装置。 - (2)液晶駆動用ガラス基板のシール部の近傍に前記厚
膜導体を設け、該厚膜導体を液晶駆動用薄膜導体と接続
させた特許請求の範囲第1項記載の電子部品装置。 - (3)前記厚膜導体は、前記絶縁基板上に形成した第1
の厚膜導体と該厚膜導体上に凸状に形成した第2の厚膜
導体とで構成されている特許請求の範囲第1項記載の電
子部品装置。 - (4)前記第1及び第2の厚膜導体は同質の材料で構成
されている特許請求の範囲第3項記載の電子部品装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60223393A JPH0640558B2 (ja) | 1985-10-07 | 1985-10-07 | 電子部品装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60223393A JPH0640558B2 (ja) | 1985-10-07 | 1985-10-07 | 電子部品装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6281722A true JPS6281722A (ja) | 1987-04-15 |
JPH0640558B2 JPH0640558B2 (ja) | 1994-05-25 |
Family
ID=16797439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60223393A Expired - Lifetime JPH0640558B2 (ja) | 1985-10-07 | 1985-10-07 | 電子部品装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0640558B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192244A (ja) * | 1987-02-04 | 1988-08-09 | Semiconductor Energy Lab Co Ltd | 電気部品の実装方法 |
WO2024047471A1 (en) * | 2022-09-01 | 2024-03-07 | Reophotonics, Ltd. | Methods for printing a conductive pillar with high precision |
-
1985
- 1985-10-07 JP JP60223393A patent/JPH0640558B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192244A (ja) * | 1987-02-04 | 1988-08-09 | Semiconductor Energy Lab Co Ltd | 電気部品の実装方法 |
JPH0552063B2 (ja) * | 1987-02-04 | 1993-08-04 | Handotai Energy Kenkyusho | |
WO2024047471A1 (en) * | 2022-09-01 | 2024-03-07 | Reophotonics, Ltd. | Methods for printing a conductive pillar with high precision |
Also Published As
Publication number | Publication date |
---|---|
JPH0640558B2 (ja) | 1994-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04212495A (ja) | 基板の回路実装方法及びその方法に使用する回路基板 | |
JP2598152B2 (ja) | タッチパネル | |
JPH1187429A (ja) | 半導体チップの実装方法 | |
JPS6281722A (ja) | 電子部品装置 | |
JPH0357617B2 (ja) | ||
JPS62154746A (ja) | 電子部品の接合方法 | |
JP3199408B2 (ja) | 液晶パネルの実装方法、液晶パネルの実装構造及び液晶パネルの実装構造の製造方法 | |
JPH07318962A (ja) | 電気装置の電極基板、電極形成方法及び実装方法 | |
JP3229902B2 (ja) | 液晶表示装置の接続方法および液晶表示装置の製造装置 | |
JPH11330154A (ja) | フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法 | |
JP2004127612A (ja) | 導電性微粒子、電極端子の相互接続方法及び導電接続構造体 | |
JPS60236469A (ja) | 電気素子の端子接続方法 | |
JPH02191332A (ja) | 電子部品 | |
JPH06224252A (ja) | テープ配線基板の構造及びテープ配線基板の接続構造 | |
KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2546706B2 (ja) | はんだバンプ成形用治具 | |
JPS63299242A (ja) | 半導体装置の接続方法 | |
JPH03184023A (ja) | 液晶パネルの接合構造およびその接合方法 | |
JP3106846B2 (ja) | 半導体チップ実装基板の製造方法 | |
JPH04250493A (ja) | 表示パネルの外部接続方法 | |
JPH04261519A (ja) | 液晶パネルとtabテープとの接続方法 | |
JP2617203B2 (ja) | Icチップリードの接合方法 | |
JPS61212030A (ja) | 半導体装置の製造方法 | |
JP3149083B2 (ja) | 導電用結合剤および導電接続構造 | |
JPH04364742A (ja) | 半導体装置の構造及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |