JPH04364742A - 半導体装置の構造及び半導体装置の製造方法 - Google Patents

半導体装置の構造及び半導体装置の製造方法

Info

Publication number
JPH04364742A
JPH04364742A JP3139327A JP13932791A JPH04364742A JP H04364742 A JPH04364742 A JP H04364742A JP 3139327 A JP3139327 A JP 3139327A JP 13932791 A JP13932791 A JP 13932791A JP H04364742 A JPH04364742 A JP H04364742A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
wiring board
zone
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3139327A
Other languages
English (en)
Inventor
Hidekazu Sato
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3139327A priority Critical patent/JPH04364742A/ja
Publication of JPH04364742A publication Critical patent/JPH04364742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81859—Localised curing of parts of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を配線基板
上に実装した半導体装置の場合の実装構造及びその製造
方法に関する。
【０００２】
【従来の技術】近年液晶表示体や、ＩＣメモリーカード
等、一定面積の配線基板内に、複数の半導体素子を高密
度に、かつ薄く実装する需要が高まっている。
【０００３】これらの要望に応えるべき実装方法として
、図４に示すごとく半導体素子１の能動面２を、配線基
板３上に配設した配線パターン４の導電粒子５を含む接
着剤６を塗布した接続部７と対向して配置した後、配線
基板３の固定用接着剤塗布部８に固定用接着剤９を塗布
し、半導体素子１の電極１０と接続部７を整合して接着
剤６及び、固定用接着剤９を硬化させ半導体素子１の電
極１０と、配線基板３に配置した配線パターン４の接続
部７とを導電粒子５により電気的に導通をとり接続する
方法が知られている。
【０００４】この方式において、導電粒子５を含む接着
剤６の配置方法としては、図５に示めす断面図のごとく
マスク保持枠１１に張られ、かつ配線基板３に配置した
配線パターン４の接続部７に合わせた開口部１２を有す
る印刷マスク１３を用いて、印刷マスク１３の開口部１
２と、配線基板３の接続部７を整合した後、スキージ１
４により導電粒子５を含む接着剤６を配線基板３に配置
した配線パターン４の接続部７に印刷することからなる
スクリーン印刷方式や、導電粒子を含む接着剤を転写印
刷した後にＹＡＧレーザーの照射や、赤外線ビーム加熱
等を用いて不用部分の導電粒子を除去する方法が用いら
れている。
【０００５】このような配線基板３と半導体素子１との
接続は、図６に示す断面図のごとく配線基板３の固定用
接着剤塗布部８に、固定用接着剤９をポッティングある
いは転写印刷等の配置手段により塗布した後、半導体素
子１の電極１０と、配線基板３の接続部７を整合して載
置した後、図示しない上下機構を有する加熱工具１５に
より半導体素子裏面１６より加熱、押圧することにより
、固定用接着剤９を硬化して、半導体素子１の配線基板
３への電気的な接続を可能としていた。
【０００６】
【発明が解決しようとする課題】しかし前述の従来技術
では半導体素子の電極と、配線パターンとの接続の場合
、加熱工具の加熱分布が不均一のため部分的な固定用接
着剤の硬化不良を起こしての電気的接続不良を起こし易
いという問題点を有する。
【０００７】また、接続した半導体素子が不良品の場合
や、接続不良等の場合、再び半導体素子を、配線基板よ
り剥離して良品の半導体素子と交換しなければならない
。半導体素子を交換する場合には、再び半導体素子裏面
より再加熱を行い配線基板と、半導体素子とを剥離し、
その後基板に残る固定用接着剤を、溶剤等により取り除
かなければならないという問題点をも有する。そこで本
発明はこのような問題点を解決するために為されたもの
であり、その目的は基板上に接続した半導体素子を接続
する場合に、熱安定性の良い加熱が可能となり、また加
熱設計の可能な加熱手段と、剥離する場合、剥離しやす
い構造を有する半導体装置の実装構造及び実装方法を提
供するところにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の構
造は、半導体素子の電極と、配線基板上の半導体素子の
電極と対向した配線パターンの接続部とを、接続して固
定用接着剤により固定するために、半導体素子の能動面
と対向した回路基板上に、配線基板の配線パターンと接
しない配線部を配置し、該配線部の外部接続端子部に、
電流を印可することにより、配線部を電気抵抗加熱して
固定用接着剤を硬化させ、また印可する電流量を増加す
ることにより半導体素子と、配線基板とを固定している
接着剤を剥離させることを特徴とする。
【０００９】
【作用】本発明の構成によれば、半導体素子の能動面と
対向した配線基板上に、配線基板の配線パターンと接し
ない配線部を配置し、該配線部の外部接続端子に電流を
印可することによって配線部を電気抵抗加熱することが
できる。配線部の配線は、通常ニッケル、クロム、ある
いはその合金等で作られて、金や銅等による配線と比較
して電気抵抗の高い金属配線を用いる。この配線部に電
流を印可して電気抵抗加熱を行うことにより、固定用の
接着剤層を直接加熱することが可能となる。また、接続
した半導体素子の機能不良や接続不良が発生した場合に
は、印可電流を増加することにより、加熱温度を上昇さ
せて配線基板上に接続した半導体素子の剥離を行うこと
が可能となる。
【００１０】
【実施例】図１は本発明の一実施例における配線基板の
正面図であり、３は配線基板、４は配線パターン、７は
半導体素子１の電極１０と対向して配置された配線パタ
ーン４の接続部である。１７は配線部であり、配線パタ
ーン４と接しないように半導体素子１の配置範囲１８に
配設した加熱部分２０を有する。配線部１７の外部接続
端子１９は、半導体素子１の配置範囲１８の外部に延長
して配置した。
【００１１】配線基板３にはガラス製の液晶表示体を用
い、ガラスの配線基板３上に透明導電膜（ＩＴＯ）へニ
ッケルメッキを施した配線パターン４を配置した。
【００１２】配線部１７は、同じく透明導電膜（ＩＴＯ
）上へニッケルメッキを施して形成し、加熱部分２０の
配線は、約４０μｍの配線幅で、配線ピッチは約１００
μｍとした。　　このような配線基板３を用いた半導体
装置の構造を図２の断面図により説明する。１は半導体
素子、１０は半導体素子の電極、４は配線パターン、７
は半導体素子１の電極１０と対向して形成された配線パ
ターン４の接続部であり、１７は配線部、５は導電粒子
、６は接着剤である。配線基板３上に配置された配線パ
ターン４と、半導体素子１の電極１０は、導電粒子５に
より、電気的に導通がとられており、配線基板３と、半
導体素子１は、固定用接着剤９により固定されている。
【００１３】図３の断面図により、本発明の半導体装置
の製造方法を説明する。配線基板３の接続部上に導電粒
子５を配置し、配線部１７上に固定用接着剤９を塗布し
た後、接続部と、半導体素子１の電極を整合する。半導
体素子裏面１６より押圧子２１により接続に必要な圧力
を確保した後、配線部１７の外部接続端子１９に加熱電
源端子２２を接続する。図示しない加熱電源より加熱電
源端子２２、および外部接続端子１９を介して配線部１
７の加熱部分２０の配線に電流を流すことにより、加熱
部分２０を加熱することができる。
【００１４】以上により配線部１７の加熱部分２０を約
１５０℃に加熱することにより、固定用接着剤９を硬化
して半導体素子１の電極と、配線パターンとの導電粒子
５による接続を終了する。この後、電気特性試験を行っ
た結果、半導体素子１の機能不良や、接続不良等の不具
合が発生した場合には、再び、配線部１７の外部接続端
子部１９と、加熱電源端子２２とを接続して、図示しな
い加熱電源より加熱電源端子２２及び外部接続端子１９
を介して加熱部分２０の配線に、接続時より高い温度と
なるように電流を流すことで、固定用接着剤９による半
導体素子１と、配線基板３との接着部分を剥離すること
ができる。
【００１５】以上説明した実施例においては、半導体素
子の電極と配線基板の電気的な接続に導電粒子を用い、
配線基板にはガラス基板を用いて説明したが、半導体素
子の電極としてバンプと呼ばれる突起電極を用いたり、
また配線基板として、アルミナセラミック基板等のセラ
ミック基板や、ガラスエポキシ積層基板等を用いても固
定用接着剤の硬化のために、配線基板上に配置した配線
部の加熱部分を電気抵抗加熱により昇温する半導体装置
の構造は本発明に含まれる。
【００１６】
【発明の効果】以上述べたごとく本発明によれば、半導
体素子の電極と、半導体素子の電極と対向する位置に配
線パターンを有する配線基板からなり、半導体素子の電
極と、配線パターンとを接続することからなる半導体装
置の構造において、配線基板の、半導体素子の能動面と
対向する位置に、配線パターンと接しない配線部を配置
し、配線部より延長した配線部の外部接続端子は、半導
体素子の配置範囲の外部に有することにより、外部接続
端子を通して電流を印可して、配線部を電気抵抗加熱す
ることができる。
【００１７】これにより、加熱工具による半導体素子裏
面よりの加熱接続に比較して、配線部の配線密度及び配
線形状を配線基板の放熱状態に合わせて変化させて配置
することにより、接続部の均一な加熱が可能となる。
【００１８】また本発明によれば、配線基板上に配置し
た配線部を電気抵抗加熱することにより、固定用接着剤
の硬化時間を、従来方法に比較して短時間にすることが
可能となり、その硬化温度も従来方法に比較して低温度
で硬化することが可能となる。　　あわせて半導体素子
の交換等の理由により半導体素子を配線基板より剥離す
る場合には印可電流を増加することで、加熱温度を上昇
させて、接続してある接着剤を剥離させることが可能と
なるという、効果をも有する。
【図面の簡単な説明】
【図１】本発明による配線基板の正面図。
【図２】本発明の半導体装置の構造の断面図。
【図３】本発明による半導体装置の製造方法を説明する
断面図。
【図４】従来の半導体装置を示す断面図。
【図５】導電粒子の配置方法を示す断面図。
【図６】従来の半導体装置の製造方法を説明する断面図
。
【符号の説明】
１　　半導体素子 ２　　能動面 ３　　配線基板 ４　　配線パターン ５　　導電粒子 ６　　接着剤 ７　　接続部 ８　　固定用接着剤塗布部 ９　　固定用接着剤 １０　　電極 １１　　マスク保持枠 １２　　開口部 １３　　印刷マスク １４　　スキージ １５　　加熱工具 １６　　半導体素子裏面 １７　　配線部 １８　　配置範囲 １９　　外部接続端子 ２０　　加熱部分 ２１　　押圧子 ２２　　加熱電源端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　半導体素子と、前記半導体素子の電極
    と対向する位置に、配線パターンを有する配線基板から
    なり、前記半導体素子の電極と、配線パターンとを電気
    的に接続して、前記半導体素子と、配線基板の固定に接
    着剤を用いる半導体装置の構造に於て、該配線基板の、
    半導体素子の能動面と対向する位置に、前記配線パター
    ンと接しない配線部を配置し、該配線部の外部接続端子
    は、前記半導体素子の配置範囲の外部に有することを特
    徴とする半導体装置の構造。
  2. 【請求項２】　　半導体素子と、前記半導体素子の電極
    と対向する位置に、配線パターンを有する配線基板から
    なり、前記半導体素子の電極と、配線パターンとを電気
    的に接続して、前記半導体素子と、配線基板の固定に接
    着剤を用いた構造の半導体装置において、配線基板の、
    半導体素子の能動面と対向する位置に、前記配線パター
    ンと接しない配線部を配置し、該配線部の外部接続端子
    は、前記半導体素子の配置範囲の外部に有することを特
    徴とする半導体装置の製造方法。
JP3139327A 1991-06-12 1991-06-12 半導体装置の構造及び半導体装置の製造方法 Pending JPH04364742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3139327A JPH04364742A (ja) 1991-06-12 1991-06-12 半導体装置の構造及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3139327A JPH04364742A (ja) 1991-06-12 1991-06-12 半導体装置の構造及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04364742A true JPH04364742A (ja) 1992-12-17

Family

ID=15242735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3139327A Pending JPH04364742A (ja) 1991-06-12 1991-06-12 半導体装置の構造及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04364742A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085568A1 (en) * 1999-09-17 2001-03-21 STMicroelectronics S.r.l. Method for the electrical and mechanical interconnection of microelectronic components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1085568A1 (en) * 1999-09-17 2001-03-21 STMicroelectronics S.r.l. Method for the electrical and mechanical interconnection of microelectronic components
US6423938B1 (en) 1999-09-17 2002-07-23 Stmicroelectronics S.R.L. Method for the electrical and/or mechanical interconnection of components of a microelectronic system

Similar Documents

Publication Publication Date Title
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
JPH0773739A (ja) フレキシブル回路基板及びその製造方法
JP2712091B2 (ja) 印刷配線板の接続装置
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JPS63150930A (ja) 半導体装置
JP2985640B2 (ja) 電極接続体及びその製造方法
JPH05218137A (ja) 半導体装置の製造方法
JPH0669280A (ja) ベアチップの実装構造
JPH04364742A (ja) 半導体装置の構造及び半導体装置の製造方法
JPH05102343A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JPH0223623A (ja) 電極の形成方法
JPH0437146A (ja) 液晶表示装置の半導体チップの実装方法
JPH0521522A (ja) 半導体チツプ実装方法
JP2615149B2 (ja) Ｉｃチップの実装方法
JP3241943B2 (ja) 回路接続方法
KR100275440B1 (ko) 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
JPH0574855A (ja) 半導体装置の製造方法
JP3235520B2 (ja) 半導体装置の製造方法
JPH0730236A (ja) 部品の搭載方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JPH06224252A (ja) テープ配線基板の構造及びテープ配線基板の接続構造
JP2000294904A (ja) 微細パターンの製造方法及びそれを用いたプリント配線板
JPH02101753A (ja) 半導体チップの取付構造
JPH0640558B2 (ja) 電子部品装置