JPH0223623A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPH0223623A
JPH0223623A JP63174218A JP17421888A JPH0223623A JP H0223623 A JPH0223623 A JP H0223623A JP 63174218 A JP63174218 A JP 63174218A JP 17421888 A JP17421888 A JP 17421888A JP H0223623 A JPH0223623 A JP H0223623A
Authority
JP
Japan
Prior art keywords
adhesive layer
conductive particles
substrate
circuit board
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63174218A
Other languages
English (en)
Other versions
JPH07101691B2 (ja
Inventor
Koji Matsubara
浩司 松原
Yasunobu Takusa
康伸 田草
Takashi Nukui
貫井 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63174218A priority Critical patent/JPH07101691B2/ja
Publication of JPH0223623A publication Critical patent/JPH0223623A/ja
Publication of JPH07101691B2 publication Critical patent/JPH07101691B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえは半導体素子なと゛が形成された回路
基板と、プリント基板、フレキシブル基板あるいはセラ
ミンク基板などぴ)回路基板とを電気的に接続するため
の電極の形成などに好適に実施される電極の形成方法に
関する。
従来の技術 従来から、半導体素子などが形成された一方の回路基板
と、プリン■・基板、フレキシブル基板あるいはセラミ
ック基板などの他方の回路基板とを接続する場6に、半
導体素子の形成された一力の回路基板に突起した電[i
(以下、突起電極という)を形成し、この突起電極を介
して汁′導体素子(1)形成された回路基板と前記他方
の回路基板とを電気的に接続していた。このような突起
電極の形成はめっき法、蒸着法あるいは転写法によ−ノ
て行われている。
めっき法は電極本体上に電気め−ノきによ−て突起電極
を形成する方法である。め−ノき法においては、たとえ
ばリフトオフ法による場6には、リフトオフ用のレジス
■・を形成し、その上に金属の拡散を防止するために全
面にI(リアメタル層を形成し、さらにその上にめ−)
き不要部をレジス■・てマスキングした後に電気め−)
きを行わなければな番゛。
ず、このようなめ−)き法においては、作業工程かむや
みに複雑化するという問題かぁ−)な。
蒸着法は突起電極を形成すI\き位置に対応炙る位置に
透孔が形成されたメタルマスクを回路jg、板上に位置
し、この状態てスパ・ンタリングあるいはエレクトロン
ビーム蒸着などによ−)で金属層を形成し、この金属に
よ一部で突起電極を形成する方法である。この蒸着法で
は、バリアメタルを形成した後に再度メタルマスクを介
して突起電極を構成する金属を蒸着することが必要であ
る。したがって作業工程が複雑化するはかりでなく、多
くの材料を必要とし、また精密な、メタルマスクを作成
しなければならず、コストアップを招来した。
また転写法は仮基板上の所定の位置に、たとえばめ−)
きなとによ−)で金などの突起物を形成し、この仮基板
を突起電極が形成されるべき回路基板に積層した状信、
で加熱する。これによって金などの突起物が前記回路基
板に熱転写され、突起電極が形成される。
このような転写法においては突起物の形成材料として金
具外の金属を使用することができない。
したがってコストアップを招来する。しかも金をめっき
するための条件および熱転写を行うための条件が厳しく
、所望の形状で突起電極を形成することが困難であると
いう問題かぁ−)な。
さらに上述した突起した電極の形成方法においては、い
ずれも突起電極が形成される一方の回路基板と他方の回
路基板との白金接続を目的としでいる。したがってたと
えば突起電極が金である場きには、この金と接続される
他方の回路基板の電極材料は金と親和性がなけれはなら
ない。このため他方の回路基板の電極材料が限定されて
しまうという欠点を有していた。またき全接続であるた
めに接続される回路基板相互の熱膨張率の相違に起因す
る接続不良が発生するという問題かあ−ノな。
圧接法は上記突出した電極と他方の回路基板に形成され
ている電極とを圧接によ−)で電気的に接続する方法で
、前記他方の回路基板の電極材料が限定されず、なおか
つ上述した接続不良を防止し、高信頼性の接続状態が維
持できるという利点がある。しかしながらこの圧接法に
よ−)で突起電極を接続する場きに、突起電極の高さの
高精度な形成、接続される回路基板相互の平坦性、およ
び厳しい接続条件などの実用上きわめて大きな問題があ
る。
そこで特開昭61−2595.484こ開示されている
ように、弾性を有する突起電極を形成するために、突起
電極本体上にジリコーンゴノ、層を形成し、その表面に
導電層を形成する方法が考えられている。
また、特開昭63 47943に開示されているように
、一方の回路基板上の接続すべき電極上のみにマイクロ
・カプセルを配置し、他方の回路基板と位置合ぜした後
、加熱加圧し、接着固定する方法が考えられている。
発明が解決しようとする11m、 上記弾性を有する突起電極を形成する方法においては、
シリコーンゴム層を電極本体上に形成する場自と導電層
を形成する場自との少なくとも2回以上ホトレジストの
塗布およびマスクを介する露光などの工程が必要となる
。またシリコーンゴム層と導電層との密着性の問題など
解決すべき課題を残している。
マイクロ カプセルを用いた方法では、加熱加圧により
接着固定する為、一方の回路基板に高温に弱い基板、た
とえば液晶表示部を有する様な基板を用いる場自、加熱
が制限され十分な接続がてきない事、また接着部が電極
部に限定されている為、信頼性が低いなど、解決すべき
課題がある。
本発明の目的は、上記技術的課題を解決し、簡単な方法
によ−)で容易かつ低コス)・て信頼性の高い圧接法に
よる接続のための突起した電極の形成方法を提供するこ
とである。
課題を解決するための手段 本発明は、物体上に予め形成されている電極本体上に接
着剤層を形成する工程と、 この接着剤層が粘着性を有している時間内にi〒われ、
接着剤層から突出するように、その接着剤層に表面の一
部もしくは全部が導電性を有する導電性粒子を付着させ
る工程とを含むことを特徴とする電極の形成方法である
作  用 本発明に従えば、物体上には予め電極本体が形成されて
おり、この電極本体上に接着剤層が形成される。この後
この接着剤層が粘着性を有してぃる時間内に導電性粒子
がこの接着剤層に付着され、該導電性粒子はその一部分
が前記接着剤層がち突出した状態となる。これによって
突起した電極が形成される。
したか−ノで、たとえば半導体装置を回路基板上に実装
する場きに、この半導体装置上に前記突起した電極を形
成すれば、前記回路基板に半導体装置が圧接によ−)て
高い信頼性で接続される。
また、前記突起した電極を用いて圧接する場きに、それ
ぞれの回路基板の接着固定に光硬化性あるいは自然硬化
性の接着剤を使用することにより広い面積を低温で接着
することがてきると同時に電気的な接続部が(4脂によ
り封止されるので一層、高い信頼性で接続される。
実施例 第1図は、本発明の一実施例の半導体装置7の構成を示
ず断面図である。半導体装置7は物体であるシリコ〉・
なとの基板1と、この基板1上に形成され電極本体であ
る配線層2と、非導電性の接着剤層8と、導電性粒子5
とを含んで構成される。
基板1の一方表面には選択的に配線層2が形成される。
この配線層2は一般的にはアルミニウノ、が使用される
が、接触抵抗を低減するためにA Ll、A g 、P
 d 、 N i 、C,LL 、 Cl−、T i 
、W 、Z n、Sri、F’b、I n、Moおよび
Taのうちのいずれかの金属あるいはこれらの金属のき
金を材1゛:1とし、1層もし・くは2層以上で被覆さ
れるように構成することもできる。
基板1の配線層2が形成されていない領域には、表面保
護wA3が形成される。この表面保護膜3(:lたとえ
ばS i N、 PSG (S i 02)あるいはポ
リイミドなどから成る。
半導体装置7のさらに第1図上層には非導電性の接着剤
層8が形成されている。この接着剤層8は後述する方法
によって、導電性粒子5の一端を配線層2の表面に接触
し、他端を接着剤層8がら突出した状態て硬化される。
接着剤層8はたとえばアクリル系樹脂、ポリエステル系
樹脂、ウレタン系樹脂、エポキシ系樹脂あるいはシリコ
ーン系樹脂などの各種合成樹脂を使用することができる
また導電性粒子5としてはA ll 、A g、 Cu
 、 C5I n 、F’ cl、N i 、 F’ 
l:+わよびS nのうちのいずれかの金属またはこれ
らの金属の6になどを材料とし、たとえば数μrl’l
から数十μm程度の粒径の金属粒子である。また上記導
電性粒子5として、たとえばシリコーンゴムJ、よびウ
レタンゴムなどの弾性を有する6成樹脂をAu、Niま
たはCなとて被覆したもの、もしくは前記弾性を有する
き成樹脂などにA ll 、A g、、(:L+t+ 
、N i 、C,IrrrrおよびF’ dなとの金属
またはこれらの金属のき金の微粒子を混なし、これを材
4″ミ1とした弾性を有する導電性粒子を使用すること
もてきる。
半導体装置7を圧接によって他の配線基板と接続1−る
場6には、導電性粒子5の粒径を均一にすることによっ
て突起電極の高さのばらつきを防止し、導電性粒子5と
して弾性を有り−る材料を使用すれば、接続の信頼性が
向上される。
第2図は、第1図示の構成の製造工程を説明するための
断面図てある。第2図(1)に示されるように、予め表
面保護膜3および配線層2の形成されている基板1にお
いて、この配線層2t、よび表面保護膜3の第2図上方
には、たとえ(まスビ〉コートあるいはロールコー■・
などの方法によ−ノで接着剤が全面に塗布され、接着剤
層Saか形成される。
この接着剤層8aは光硬化性を有しており、この状態で
、後述する不要な導電性粒子5の除去時における接着剤
層8ztの流出J〕よび導電性粒子−の発散等を防止す
るために、全面に適度な紫外線を照射して段階的に接着
剤層8aを硬化させ、粘度を増加させて粘着性を改善す
ることもてきる。また高い粘度を有する接着剤を溶剤て
希釈して適当な粘度に調節し、上記スピンコードあるい
はロールコートなどの方法て塗布した後、溶剤を蒸発さ
せて段階的に硬化させてから導電性粒子5をI=1ン。
させてもよい。さらに接着剤層8ε1の材料として熱硬
化性を有している接着剤を使用する場合には低粘度の接
着剤を上記方法で塗布した後に、加熱して段階的に硬化
させ粘度を増大さ〜すでから導電性粒子5を付着させる
ようにすることもてきる。
このようにして接着剤層8aの形成された基板1に対し
て、第21(2)に示されるように、マスク9を介して
矢符20て示されるように紫外線を照射する。マスク9
には、紫外線を遮蔽する遮蔽部’:)aと紫外線が通過
する透孔ツ)[)とが形成されており、基板lの表面保
護膜3が形成された領域と透孔9bとか位置き−Uされ
、紫外線が照射される。これによ−tて表面保護膜3が
形成された領域の接着剤層8 t+は硬化される。この
とき配線層2が形成されている領域の接着剤層8aは粘
着性を有している。このようにして粘着性を有する接着
剤層8こtを微細バター〉て形成することができる。
接着剤層85食を微細パターンて形成した後に導電性粒
子らを付着させる。このときの状態は第2図(3)に示
されるとよ〕りである。この導電性粒子5は粘着性を有
する接着剤層8εtの部分にのみ付着され、他の領域に
静電気等で付着された不要な導電性粒子5はエアブロ−
によ−)でまたははけなどを使用して除去される。した
が−)て配線層2の形成された領域にのみ選択的に導電
性粒子らを付着することができる。このようにして突起
電極が形成される。
この後粘着性を有する接着剤層82tを硬化さ−リれば
半導体装置7の取扱いが容易になり、31°導木装置7
の製造工程における操作性が向上される。
また後述するようにこのような半導体装置7を曲の回路
基板と接続した恍に接着剤によ−)でモールドする堝き
には、モールドするための接着剤と同一工程によって前
記接着剤層8εtを硬化リ−ろこともできる。
第3図は、本発明の他の実施例の半導体装置0の構成を
示す断面図である。なお第1図示した実施例と対応する
部分には同一の参照符を用いる。
第3図示の構成においては、配線層2才、まひ表面保護
膜3が形成された基板1において、導電性の接着剤層4
が、配線層2の形成されている領域にのみホトリソグラ
フィなとてエッチ〉・グずろことによって選択的に形成
される。このような場6に接着剤層4の材料として、ア
クリル系樹脂、ポリエステル系樹脂、つし・り〉系樹脂
、エボ・Vシ系樹脂JJよひシリコ−〉系樹脂などの各
種合成樹脂を使用することかでき、また光硬1ヒ性、熱
硬化性あるいは自然硬化性なとの接着剤を用いることか
できる。
接着剤層4として、たとえばA Ll 、 A g 、
Cu、(二゛、F’ d、N i t4iよびI nな
どの導電性材料あるいはこれらの導電性材1′ミ1の3
金などの微粒子を混合して導電性を11与し、接着剤と
して光硬化性または熱硬化性を有する材料を使用11れ
ば、導電性粒子5を付着した漫にこの接着剤層−1を硬
化することがてき、半導体装置6の製造工程における操
作性が格段に向上される。また導電性粒子5の一端部は
配線層2に必ずしも接触している必要がなく製造工程が
簡素jヒてきる。
このようにして突起電極の形成された半導体装置6,7
は、たとえば)゛りント基板、−フレキシブル基板、セ
ラミック基板あるいはガラス基板などの回路基板に圧接
された状等、て接続されろ。
第4Lm(1)は半導体装置6の回l118基板12/
\の実装状態を説明するための断面図であり、第一0図
(2)は第4図(1)の接続部付近をDノ:人し゛(示
す断面図である。回路基板12と半導体装置6とはクリ
ップ114こよ−)で圧接された状態で接続される。こ
れによ−)で半導体装置(′)は回路基板]2に実装さ
れる。
半導体装置6の、上述した製造方法によ−)で突起電極
が形成されている表面と回路基板の電Vi!13が形成
された表面とは、対向した状態て導電性粒子5と電極1
3とが接触リーる位置にカイト10によ−)て位置きせ
され、たとえはクリップ11によって加圧される。この
ようにして半導体装置(′Jの配線層2と回路基板12
グ)電極13とは導電性粒子5を介して電気的に接続さ
れ、半導体装置6が回路基板12に実装される。
第5図(1)は、半導体装置6の回路基板12との他の
接続状態を説明するための断面図であり、第5図(2)
は第5図(1)の接続部付近を拡大して示す断面図であ
る。第5図示の方法にJ、いでは、半導体装置6の突起
電極が形成され/二表面と回路基板12の電(斬13が
形成された表面とを対向し、導電性粒子5と電極13と
が接触状磨となるように位置計せして、外導体装置6を
回路基板12に接着剤層14を介在さ−1て加圧する。
この状!薄にJ、いて接着剤層IL1を硬化さ−けるこ
とにょ−)で、半導体装置6が回路基板12に実装され
る。
第・1図および第5図にJ)いて半導体装置6が回路基
板12に実装される場6に−)いて説明したけれども、
第1図示した半導体装置7に−)いても同様に回路基板
に実装リーることがてきる。また第5図示した接′る剤
層1 llの材1′:1としては、光硬化性、熱硬化性
および自然硬化性などの接着剤を使用することができる
。特に先鞭IL性を有する接着剤を使用した渇きには、
前述したように第1図および第3I21にJ〕いて説明
した接着剤層8a、4の硬化と同一工程によって硬化す
ることがてき、それらの工程を簡略化することができる
このように本実施例において、半導体装置上に突起した
電極を簡単な作業工程によって容易に形成することがで
きる。したか−)で簡単がり低コストて半導体装置上に
突起電極を形成することかできる。またこのようにして
形成された突起電輪1は均一な粒径の導電性粒子を用い
ることによって均一な高さに形成することが容易である
ので、このような突起電極を有する半導体装置は圧接に
よ−ノで好適に回路基板12に実装される。A・方式に
よれば圧接によって半導体装置を回路基板(二実装・)
−る為、回路基板の電極材料によ−)で接続の信頼性は
影響されず、なおか−)高い信頼性を有する接続を行う
ことができる。
さらにたとえば弾性を有する導電性粒子5を使用すれば
、基板の反り、うねりなとにこの導電性粒子が変形する
ことによって追随することがてき接続の信頼性がより一
層向上される。
本実施例においては半導体装置に使用される基板1上に
突起電極を形成する渇きについて説明したけれども、半
導体装置に関連して電極を形成り−る場合に限定する必
要はなく、たとえば他の回路基板上に電極を形成する場
6に本発明を実施することもできる。
発明の詳細 な説明したように本発明によれば、きわめて簡単な方法
で物体表面に突起した電極を形成することができる。こ
のため、たとえばこの電極が形成された基板と他の基板
とを圧接によって接続する渇きに高い信頼性の接続を行
うことができる。
したがって生産性を向上することができ、コストを低減
することができる。
【図面の簡単な説明】
第1図は本光明()一実施例の半導体装置7の構成を示
す断面図、第2図は第1図示の構成の製造工程を説明す
るための断面図、第3図は本発明の他の実施例の半導体
装置6の構成を示す断面図、第4図は半導体装置6の回
路基板12ノ\の実装状態を説明するための断面図、第
5図は半導体装置6の回路基板12八、の他の実装状態
を説明するための断面図である。 1・・・基板、2・・・配線層、3・・・表面保護層、
4゜8.14・・・接着剤層、5・・・導電性粒子、6
,7・・・半導体装置、10・・ガイド、11・・・ク
リップ、12・・・回路基板、13・・・電極

Claims (1)

  1. 【特許請求の範囲】  物体上に予め形成されている電極本体上に接着剤層を
    形成する工程と、 この接着剤層が粘着性を有している時間内に行われ、接
    着剤層から突出するように、その接着剤層に表面の一部
    もしくは全部が導電性を有する導電性粒子を付着させる
    工程とを合むことを特徴とする電極の形成方法。
JP63174218A 1988-07-12 1988-07-12 電極の形成方法 Expired - Lifetime JPH07101691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63174218A JPH07101691B2 (ja) 1988-07-12 1988-07-12 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63174218A JPH07101691B2 (ja) 1988-07-12 1988-07-12 電極の形成方法

Publications (2)

Publication Number Publication Date
JPH0223623A true JPH0223623A (ja) 1990-01-25
JPH07101691B2 JPH07101691B2 (ja) 1995-11-01

Family

ID=15974791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63174218A Expired - Lifetime JPH07101691B2 (ja) 1988-07-12 1988-07-12 電極の形成方法

Country Status (1)

Country Link
JP (1) JPH07101691B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230533A (ja) * 1990-02-05 1991-10-14 Murata Mfg Co Ltd バンプ電極の形成方法
US5296063A (en) * 1990-03-20 1994-03-22 Sharp Kabushiki Kaisha Method for mounting a semiconductor device
JPH08321505A (ja) * 1995-05-26 1996-12-03 Nec Corp バンプの構造とその形成方法
EP0810659A3 (en) * 1996-05-28 1999-08-04 Harris Corporation Semiconductor packaging apparatus and method
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
WO2003003798A1 (en) * 2001-06-29 2003-01-09 Toray Engineering Co., Ltd. Joining method using anisotropic conductive adhesive
US6791036B1 (en) 1997-12-08 2004-09-14 3M Innovative Properties Company Circuit elements using z-axis interconnect
WO2020022022A1 (ja) * 2018-07-26 2020-01-30 株式会社村田製作所 蓄電デバイス
EP3989275A4 (en) * 2019-06-18 2022-07-13 Fuji Corporation METHOD OF MANUFACTURING A CIRCUIT BOARD AND DEVICE FOR MANUFACTURE OF A CIRCUIT BOARD

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230533A (ja) * 1990-02-05 1991-10-14 Murata Mfg Co Ltd バンプ電極の形成方法
US5296063A (en) * 1990-03-20 1994-03-22 Sharp Kabushiki Kaisha Method for mounting a semiconductor device
JPH08321505A (ja) * 1995-05-26 1996-12-03 Nec Corp バンプの構造とその形成方法
EP0810659A3 (en) * 1996-05-28 1999-08-04 Harris Corporation Semiconductor packaging apparatus and method
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6791036B1 (en) 1997-12-08 2004-09-14 3M Innovative Properties Company Circuit elements using z-axis interconnect
US7170185B1 (en) 1997-12-08 2007-01-30 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
WO2003003798A1 (en) * 2001-06-29 2003-01-09 Toray Engineering Co., Ltd. Joining method using anisotropic conductive adhesive
WO2020022022A1 (ja) * 2018-07-26 2020-01-30 株式会社村田製作所 蓄電デバイス
EP3989275A4 (en) * 2019-06-18 2022-07-13 Fuji Corporation METHOD OF MANUFACTURING A CIRCUIT BOARD AND DEVICE FOR MANUFACTURE OF A CIRCUIT BOARD

Also Published As

Publication number Publication date
JPH07101691B2 (ja) 1995-11-01

Similar Documents

Publication Publication Date Title
US5903056A (en) Conductive polymer film bonding technique
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
JPH03131089A (ja) 回路基板の接続方法
JPH027180B2 (ja)
EP0385787B1 (en) Method of producing connection electrodes
JPH0223623A (ja) 電極の形成方法
JPH02180036A (ja) 電極の形成方法
JP2985640B2 (ja) 電極接続体及びその製造方法
JP3562615B2 (ja) 異方導電性膜状接続部材およびその製造方法
JPH0695462B2 (ja) 電極上への導電性粒子の配置方法
JPH0338084A (ja) 回路基板の接続方法
JP2546351B2 (ja) 半導体集積回路の実装方法
JPS62132331A (ja) 半導体装置の製造方法
JPH06224256A (ja) 半導体装置
JPH0362542A (ja) 半導体装置及びその製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP4032320B2 (ja) 電極の接続方法
JPS6290938A (ja) 半導体装置
JPH04301383A (ja) 接続部材の製造方法
JPH02159090A (ja) 回路基板の接続方法
JPH0228340A (ja) 半導体チップの実装方法
JPH02294095A (ja) プリント配線板及びその製造方法
JPH11121073A (ja) 接続部材およびその製造方法
JP2003100792A (ja) 突起電極の形成方法
JPH0969538A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 13