JP2546351B2 - 半導体集積回路の実装方法 - Google Patents

半導体集積回路の実装方法

Info

Publication number
JP2546351B2
JP2546351B2 JP23310988A JP23310988A JP2546351B2 JP 2546351 B2 JP2546351 B2 JP 2546351B2 JP 23310988 A JP23310988 A JP 23310988A JP 23310988 A JP23310988 A JP 23310988A JP 2546351 B2 JP2546351 B2 JP 2546351B2
Authority
JP
Japan
Prior art keywords
electrodes
wiring
connecting material
resin
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23310988A
Other languages
English (en)
Other versions
JPH0281448A (ja
Inventor
春隆 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP23310988A priority Critical patent/JP2546351B2/ja
Publication of JPH0281448A publication Critical patent/JPH0281448A/ja
Application granted granted Critical
Publication of JP2546351B2 publication Critical patent/JP2546351B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体集積回路(以下ICと記す)で
駆動される液晶表示装置におけるように、ICチップの突
起電極を基板上の配線電極にフェースダウンで位置合わ
せし、両電極に塗布したペースト状接続材により両電極
を接着させ電気的に接続するICの実装方法に関する。
〔従来の技術〕
近年、小型,低消費電力である液晶表示による画像表
示が多方面で検討されている。これに伴い、薄型化,よ
り小型化の気運が高まり、液晶表示体と駆動IC等の電子
部品との接続は、微細化,かつ多端子化の傾向が強まっ
ていて、その一つの方法として、液晶表示体の透明ガラ
ス基板上に駆動IC等の電子部品を直接接続する方法が採
られて来ている。この方法は、直接接続する方法という
事で、Chip On Glass(略して、COG)とよばれる。その
構成手段は、スペース効率が高く、薄型で,より小型に
なるため、将来的に有望視されている。しかし、この接
続は、液晶表示体の画像表示電極数が多く、例えば一画
面が約240本×約480本であり、このため配線電極も、例
えば0.3mmピッチ×0.4mmピッチの微細ピッチパターン化
および、例えばIC1個当たり約120本の多端子パターン化
しており、直接接続のための接続材料の塗布方法も種々
検討されている。従来技術の接続材塗布方法としては、
スクリーン印刷によるもの、ディスペンサによる等の方
法が採られている。
まず、スクリーン印刷による方法を第2図(a),
(b)を用いて説明する。すなわち、液晶表示体の透明
ガラス基板上21に、配線電極1が駆動ICの突起電極と対
応するようにパターン化されている。印刷スクリーン22
には、配線電極と同一間隔のパターンが形成されてい
る。このスクリーン22を配線電極パターンとあらかじめ
位置合わせして基板21の上方に配置し、塗布する導電性
ペースト樹脂2をスクリーン上に載せ(図a)、スクリ
ーン22の下面が配線電極1に付着するように荷重を加え
て矢印方向にスキージ23を移動する事により、ペースト
樹脂を押出して配線電極1上に塗布する(図b)。一
方、第3図に示すように駆動IC3の突起電極4の上にも
スクリーン22を置き、矢印方向にスキージ13を移動する
ことにより樹脂2を塗布する。この駆動IC3を第4図の
ように裏返しにし、ガラス基板21の配線電極1に突起電
極2と位置合わせして接着させ、樹脂2を硬化処理する
ことにより接続する。第5図はディスペンサによる塗布
方法を示し、図示のようにディスペンサ24は注射器のよ
うな構造で、容器の内側にペースト樹脂2を充填して、
図示していないが外から空気圧でもって、中の材料であ
るペースト樹脂2を所定の場所にごく少量の所定量を押
出す。
ICチップ3の突起電極としては一般にバンプ電極が用
いられる。第6図(a)に示したのは金バンプで、表面
に酸化膜32を有するシリコン基板31に下層Al配線33と上
層Al配線34からなる多層配線が層間絶縁膜35を介して形
成され、上層Al配線34を被覆するパッシベーション膜36
の開口部においてAl−Niからなる下地金属層42を介して
Auバンプ41が接触している。Auバンプ41の表面は中央に
凹部が生じている。第6図(b)に示したのは銅43でめ
っきされた金バンプ4で、Si基板31にSi3N4の膜37開口
部で接触するAlパッド38の上にポリイミド膜39を介して
Al−Cr−Cu構造の下地金属層44が設けられ、レジスト膜
40の開口部でAuバンプ41がこの下地金属層44に接触して
いる。第6図(c)に示したのははんだバンプで、Si基
板31の上のSiO2膜32の上に形成されたAl配線33に、ガラ
スなどの絶縁膜35の開口部において接触する下層Cr45,
上層Cu46の下地金属層が設けられており、この下地金属
層の上にはんだバンプ47が形成される。第6図(b)お
よび(c)に示したバンプは半球状である。
〔発明が解決しようとする課題〕
スクリーン印刷の場合、被塗布面が平面であれば、問
題なく形成されるが、第2図のような液晶表示体のガラ
ス基板21とガラス基板25との段差部に駆動ICを実装する
場合、IC実装部のスペースは最少限にするため、配線電
極1をできるだけ上側基板25に近付けることが望まし
い。その結果狭い面積で段差の大きい場所においては、
スクリーン22が上側基板25にぶつかる。このため、透明
ガラス基板のエッジに近い部分の配線電極にペースト樹
脂がほとんど塗布形成されないという問題を有してい
た。また、第3図のようにして樹脂ペースト2をスクリ
ーン印刷で塗布したICチップ3は、塗布後移動して反転
させなければならない。この作業を行うと、突起電極4
上に設置したペースト樹脂2が流れたり、あるいは、変
形して膜厚が変わったりするという難点がある。これ
は、突起電極が平坦である場合とくに顕著である。しか
し、第6図(a)に示したように中央に凹部を有する金
バンプの場合は、凹部に樹脂が加圧状態で閉じこめら
れ、その応力により圧力を取去ったのち配線電極から剥
がれてしまう。
次に、ディスペンサの場合は、先端にあるノズル径が
一般的に直径0.2mm以上であり、ファインピッチパター
ンでドットタイプ電極に対しては、厚み制御が難しく、
また、塗布回数も増え、作業時間が長くなるという欠点
を有している。直径0.2mm以上の塗布面積に対しては、
多連ディスペンサにより、配線電極1を数個おきにずら
して設置し、数回繰り返して塗布する,樹脂吐出し塗布
方法が採られるが、さらに、微細ピッチパターン,多端
子パターンに対しては適応しにくい欠点を有していた。
本発明の課題は、一つには段差のある基板上の段差部
に近接した配線電極へのペースト状接続材の塗布も容易
にできるようにし、他の一つはICチップの突起電極の端
面に塗布したペースト状接続材の電極への付着力が強
く、ICチップの反転,移動時に接続材の流下あるいは変
形による膜厚の変化がおきないようにし、ICチップと配
線電極との接続が確実にできるICの実装方法を提供する
ことにある。
〔課題を解決するための手段〕 上記の目的を達成するために、本発明によれば、半導
体集積回路チップの複数の突起電極と基板上の複数の配
線電極とをフェースダウンで位置合わせし、ペースト状
接続材により両電極を電気的に接続させる際に、基板上
の配線電極の位置と鏡面対称の位置にそれぞれ突起を有
する押印治具を配線電極への接続材の塗布に用い、押印
治具のそれぞれの突起の先端を一定の厚さの接続材層に
浸積したのち引上げ、この突起に付着した接続材を垂直
方向から配線電極上に押印することとする。また、半導
体集積回路チップの複数の突起電極と基板上の複数の配
線電極とをフェースダウンで位置合わせし、ペースト状
接続材により両電極を電気的に接続させる際に、突起電
極のそれぞれの先端を一定の厚さの接続材層に浸積した
のち引上げ、この突起電極に付着した接続材を垂直方向
から配線電極上に塗布することとする。あるいは、半導
体集積回路チップの複数の突起電極と基板上の複数の配
線電極とをフェースダウンで位置合わせし、ペースト状
接続材により両電極を電気的に接続させる際に、チップ
と接する側に凸部を有し、配線電極と接続される側に外
周まで延びる複数の放射状の凹溝を有する突起電極を用
い、この突起電極の先端を一定の厚さの接続材層に浸積
したのち引上げ、この突起電極に付着した接続材を垂直
方向から配線電極上に塗布することとする。
〔作用〕
配線電極への接続材の塗布を、先端を一定の深さの接
続材に浸漬して接続材を付着させた押印治具を垂直方向
から押印することにより行えば、段差部が近接していて
も障害にならず、同時に複数の配線電極へ均一に塗布す
ることができる。突起電極に直接接続材を付着させた場
合も、配線電極への均一塗布は可能である。また、ICチ
ップの突起電極端面に放射状で外周まで延びる複数の凹
溝を設けることにより、その凹溝により一定の厚さに接
着材が保持され、流下する量が少なく、スクリーンを用
いないで塗布できる。さらに、配線電極に対して加圧接
着させても、接着材は凹溝により外部に通じていて閉じ
こめられないので応力が加わった状態にならず、剥離の
おそれがない。
〔実施例〕
第1図(a)〜(g)は本発明の一実施例のICチップ
の実装工程を示し、前出の各図と共通の部分には同一の
符号が付されている。先ず、方形樹脂溜容器11にペース
ト樹脂2を充填し、スキージ12を方形容器11の対向する
二辺に乗せ、図では左から右へ移動して平坦面を出す
(図a)。次に、押印治具13を用いる。押印治具13は金
属板14にドリルで直径0.2mmの穴をあけ、その穴にはめ
合いで金属棒15を植え込み、1mm以内突出させたもので
ある。この金属棒15は第1図(c)に示すように金属板
14に配線電極と同ピッチの0.3mm×0.3mmの格子状に埋込
まれている。この治具13を矢印方向に下げて金属棒15の
先端を樹脂2に漬ける(図b)。そして治具13を引上げ
ると、金属棒15の先端に樹脂2が付着する(図c)。次
に、治具13の下にガラス基板21を、金属棒15の先端の真
下に配線電極1が来るように、X,Y,θテーブルを用いて
目視で位置合わせし(図e)、治具13を下ろして樹脂2
を配線電極1に転写する(図f)。この場合、上側基板
25に近接した配線電極1にも支障なく転写できる。別に
ICチップ3の突起電極4にペースト樹脂を印刷スクリー
ンなどで塗布しておき、真空チャックにより固定し、こ
れをX,Y,θテーブルにてガラス基板21の下面より目視で
位置合わせを行ったのち、両方の樹脂を接着させる(図
g)。この後、ICチップ3を上より加圧してその状態で
硬化処理する。実験では、治具13の金属板14には黄銅,
アルミニウム等のような軟質金属を用い、金属棒15に
は、圧入時に変形しにくいステンレス鋼線のような硬質
金属を用いた。第7図に示す別の実施例としては、治具
13の金属棒15の先端部16を、例えばシリコンゴム,多孔
質シリコンゴム,ウレタンゴム等を用いて形成する事に
より、基板電極1に転写時に樹脂のきれを良くするよう
にした。また、第8図に示した治具13は、金属細線15を
シリコンゴム17に埋込み成型したものである。この治具
の特徴はさらにピッチが微細化して0.1mmピッチ程度ま
で対応出来るようにしたものである。転写する膜厚の制
御は、樹脂溜容器11の凹部の深さを調整する事により数
十μm〜200μm程度まで自由に替えられる。第9図
(a)〜(c)は別の実施例を示し、この場合は図aに
示すようなドクターブレード19を用い、PTFEシート18上
に樹脂2を流してからギャップ調整されたドクターブレ
ード19を矢印方向に動かす(図b)。これによりブレー
ド19で樹脂2が平坦化して、所定の厚みの樹脂2の膜を
作成する事が出来る(図c)。以後の工程は第1図
(b)〜(g)と同様である。この場合の特徴として
は、特に膜厚が薄くて良い場合に有効である。
ペースト樹脂の膜厚は、導電材入りエポキシ樹脂等の
場合は出来るだけ厚く100〜200μm程度が良く、光硬化
樹脂の場合は出来るだけ薄く10μm〜20μm程度が良い
条件である。導電材入りエポキシ樹脂等の場合、導電材
としてNi,Cr,炭素,はんだ球等が混合されており、この
導電材の接触により、数Ω〜数十Ωの低い導通抵抗で電
極間が接続される。そしてエポキシ樹脂により、ICチッ
プの突起電極と配線電極間に駆動ICチップ当たり数Kgの
接着強度が得られる。光硬化樹脂の場合は、電気的接続
は、ガラス基板電極と駆動ICの突起電極とを直接接触に
よって行われる。両電極間の接着は、電極間に残った樹
脂により行われる。詳しく言えば、電極の表面に数十な
いし数百Åの微細凹凸があるため、その隙間に残った樹
脂によた接着力が保持される。
上述の実施例ではICチップの突起電極にもペースト樹
脂を塗布したが、配線電極側にのみ樹脂を塗布して両電
極を接着させても、上記程度の導通および接着力を得る
ことができる。
次にICチップの突起電極にのみペースト樹脂を塗布し
た実施例の工程を第10図(a)〜(f)に示す。PTFEシ
ート18の上にペースト樹脂2を置きドクターブレード19
で平坦化する工程(図a)は、第9図と同様である。ド
クターブレードを用いる場合、第9図の場合もそうであ
るが、粘度管理が重要である。粘度は、膜厚制御に対し
ても影響する。通常、導電材入りペースト樹脂の場合、
2000〜5000cP(センチポワズ)位、光硬化樹脂の場合は
500〜2000cP位が良い。次に、駆動用ICチップ3に突起
電極4をあらかじめ形成したものを、図示していないが
真空チャックにより固定して下げ(図b)、平坦ペース
ト樹脂2に浸漬する(図c)。ICチップを引上げると突
起電極の先端にシート18上の樹脂の厚さと粘度によって
決まる、例えば200μmの厚さの樹脂2が付着して残
る。次にICチップ3を液晶表示体のガラス基板21の上に
形成してあるITOよりなる透明配線電極10の上に移動
し、顕微鏡を用いて下側から見て、基板21を支持するX
・Y・θテーブルを操作しながら位置合わせを行う(図
e)。そしてICチップ3を垂直方向に下ろし、1Kg程度
の圧力で先端に樹脂2の付着した突起電極4を配線電極
10に押圧する(図f)。この状態のまま樹脂を硬化させ
る。導電材入りペーストの場合は約170℃で30分加熱し
熱硬化させる。光硬化樹脂の場合は紫外線を約200mW/cm
2の照度で数十秒照射して硬化させる。硬化後押圧力を
除く。
ICチップの突起電極配置の例を第11図,第12図に示
し、いずれも(a)が平面図,(b)が側面図である。
第11図は格子状に配置した例で、突起電極4のピッチは
0.3mm×0.4mm、高さは20〜50μmである。第12図は両側
に配置した例で、突起電極4のピッチは0.1mm位ときび
しく、高さは5〜20μmである。
第13図ないし第15図は本発明に基づく金バンプの形状
の例で、(a)がいずれも平面図,(b)が(a)のA
−A線,B−B線,C−C線に沿っての断面図である。これ
らは、ペースト樹脂が密着しやすく、樹脂内の応力発生
のないバンプ電極である。第13図は方形,第14図は八角
形で、共にAuバンプ41の中央部に凹部5を有し、十字状
に同一の深さの凹部6が形成されている。第15図は凹部
5が形成されず、十字状の凹溝6のみ形成されている。
凹溝6の形成は、フォトプロセスを用いて容易にでき
る。ただし、はんだバンプ47の場合はレーザ加工等を必
要とする。第16図ないし第18図は第15図に示したAuバン
プを有するICチップをペースト樹脂を用いて実装した例
であり、第16図では、ペースト樹脂2として導電材入り
樹脂を用い樹脂厚が約200μm以下になるように接着し
た。この時の透明配線電極10とAl配線33の間の導通抵抗
は数Ωないし数十Ωであった。樹脂2はバンプ41の凹溝
6に入り込むため、ICチップ当たり数Kgの接着強度が得
られ、実用的に問題がない。第17図では、耐湿度,接着
強度等の信頼性をさらに向上させるため、ICチップ3と
ガラス基板21の間隙に絶縁樹脂7を真空含浸したもので
ある。第18図では、ペースト樹脂2に光硬化樹脂を用い
た。この場合はバンプ41と透明配線電極10とが直接接触
するように、1バンプ当たり40〜100gの力で加圧し、加
圧状態で紫外線により硬化処理した。接着強度は、はみ
出した樹脂2と凹部5および凹溝6に残った樹脂により
保持される。導通抵抗は20Ω以下が得られた。この場合
も、第17図のように間隙を絶縁樹脂で埋めてもよい。
これに対し第19図(a),(b),(c)に示すよう
に凹溝のないバンプを用いた場合、第19図(a),
(b)では凹部5にペースト樹脂が保持されるが、接続
後の導通不良が多く発生した。これは既に述べたよう
に、凹部48の内部の樹脂が対向する配線電極との間の空
間に閉じ込められ、加圧の際の応力がそのまま残って応
力歪で剥離しやすいためと考えられる。これに対し第19
図(c)ではペースト樹脂の保持は悪く接着強度は低い
が、接触による導通性はかなり良い。第13図ないし第15
図に示したバンプはこれらの欠点を除いたものである。
〔発明の効果〕
以上説明したように、請求項1もしくは請求項2に記
載の方法を採用した結果、配線電極に所期の膜厚の接続
材の塗布ができ、段差部に接近した配線電極のICチップ
の実装に問題がなくなった。また請求項3に記載の方法
によれば、ICチップの突起電極の端面に放射状の溝を形
成することにより樹脂の保持を良好にし、押印治具と同
様、一定の厚さの接続材層へ浸漬後、配線電極に位置合
わせして接続することが可能になり、スクリーン印刷あ
るいはディスペンサの使用が不能となった。さらに突起
電極端面中央凹部と配線電極との間の空間への接続材の
閉じ込めの問題もなくなり、作業が簡単で信頼性の高い
ICの実装方法が得られた。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の一実施例のIC実装工程
を順次示す断面図および平面図、第2図(a),(b)
は従来のスクリーン印刷法での配線電極への樹脂塗布の
工程を示す断面図、第3図はスクリーン印刷法でのICチ
ップの突起電極への樹脂塗布工程を示す断面図、第4図
は第2図,第3図の工程後の接続工程を示す断面図、第
5図は従来のディスペンサによる配線電極への樹脂塗布
工程を示す断面図、第6図(a),(b),(c)は従
来ICの突起電極として用いられている3種のバンプの断
面図、第7図,第8図は第1図に示した押印治具の異な
る実施例をそれぞれ示す断面図、第9図(a)〜(c)
は第1図に示した浸漬用樹脂層形成の別の実施例を示す
正面図、第10図(a)〜(f)は本発明の別の実施例の
IC実装工程を順次示す断面図、第11図,第12図はICチッ
プの突起電極配置の二つの例を示し、いずれも(a)は
平面図,(b)は側面図、第13図,第14図,第15図は本
発明の実施例に用いる3種類のバンプをそれぞれ示し、
(a)はいずれも平面図,(b)はそれぞれ(a)のA
−A線,B−B線,C−C線に沿っての矢視断面図、第16
図,第17図,第18図は本発明の三つの実施例により形成
された接続部の断面図、第19図(a)〜(c)は第13〜
15図と比較のために示した3種類のバンプの平面図であ
る。 1:配線電極、2:ペースト樹脂、3:ICチップ、4:突起電
極、41:Auバンプ、5:凹部、6:凹溝、11:樹脂溜容器、1
2:スキージ、13:押印治具、14:金属板、15:金属棒、19:
ドクターブレード、21:ガラス基板。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体集積回路チップの複数の突起電極と
    基板上の複数の配線電極とをフェースダウンで位置合わ
    せし、ペースト状接続材により両電極を電気的に接続さ
    せる際に、基板上の配線電極の位置と鏡面対称の位置に
    それぞれ突起を有する押印治具を配線電極への接続材の
    塗布に用い、押印治具のそれぞれの突起の先端を一定の
    厚さの接続材層に浸積したのち引上げ、この突起に付着
    した接続材を垂直方向から配線電極上に押印することを
    特徴とする半導体集積回路の実装方法。
  2. 【請求項2】半導体集積回路チップの複数の突起電極と
    基板上の複数の配線電極とをフェースダウンで位置合わ
    せし、ペースト状接続材により両電極を電気的に接続さ
    せる際に、突起電極のそれぞれの先端を一定の厚さの接
    続材層に浸積したのち引上げ、この突起電極に付着した
    接続材を垂直方向から配線電極上に塗布することを特徴
    とする半導体集積回路の実装方法。
  3. 【請求項3】半導体集積回路チップの複数の突起電極と
    基板上の複数の配線電極とをフェースダウンで位置合わ
    せし、ペースト状接続材により両電極を電気的に接続さ
    せる際に、チップと接する側に凸部を有し、配線電極と
    接続される側に外周まで延びる複数の放射状の凹溝を有
    する突起電極を用い、この突起電極の先端を一定の厚さ
    の接続材層に浸積したのち引上げ、この突起電極に付着
    した接続材を垂直方向から配線電極上に塗布することを
    特徴とする半導体集積回路の実装方法。
JP23310988A 1988-09-17 1988-09-17 半導体集積回路の実装方法 Expired - Lifetime JP2546351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23310988A JP2546351B2 (ja) 1988-09-17 1988-09-17 半導体集積回路の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23310988A JP2546351B2 (ja) 1988-09-17 1988-09-17 半導体集積回路の実装方法

Publications (2)

Publication Number Publication Date
JPH0281448A JPH0281448A (ja) 1990-03-22
JP2546351B2 true JP2546351B2 (ja) 1996-10-23

Family

ID=16949914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23310988A Expired - Lifetime JP2546351B2 (ja) 1988-09-17 1988-09-17 半導体集積回路の実装方法

Country Status (1)

Country Link
JP (1) JP2546351B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291346A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp 半導体装置および該半導体装置の実装方法
PL1731518T3 (pl) 2004-03-31 2014-11-28 Nippon Soda Co Cykliczny związek aminowy oraz środek zwalczający szkodniki
JP5061475B2 (ja) * 2006-03-02 2012-10-31 株式会社デンソー 表示装置
JP5779958B2 (ja) * 2011-04-21 2015-09-16 株式会社デンソー 半導体センサの実装方法
JP5234140B2 (ja) * 2011-06-01 2013-07-10 富士通株式会社 電極、電子部品及び基板

Also Published As

Publication number Publication date
JPH0281448A (ja) 1990-03-22

Similar Documents

Publication Publication Date Title
US6410415B1 (en) Flip chip mounting technique
US7297876B2 (en) Circuit board and method of manufacturing the same
JPH03131089A (ja) 回路基板の接続方法
WO2000016395A1 (en) Flip chip mounting technique
WO1996037913A1 (en) Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
JPH05144817A (ja) 電子部品実装接続体およびその製造方法
TWI450315B (zh) 半導體裝置之安裝方法
JP3871634B2 (ja) Cof半導体装置の製造方法
JP2546351B2 (ja) 半導体集積回路の実装方法
JP2003155591A (ja) 板状体の製造方法およびそれを用いた回路装置の製造方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
KR0149721B1 (ko) 이방성 도전 접착제를 사용한 집적회로 실장 방법
JPH0338084A (ja) 回路基板の接続方法
JPH06168982A (ja) フリップチップ実装構造
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
CN111834240A (zh) 半导体装置及其制造方法
JP2003188212A (ja) 半導体装置及びその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2000307221A (ja) 電子部品の電気接続方法
WO2023119700A1 (ja) バンプ製造方法及びそれに用いるインプリント型
JPH10112474A (ja) 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法
US20050066521A1 (en) Method for fabricating anisotropic conductive substrate
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法