JPH05144817A - 電子部品実装接続体およびその製造方法 - Google Patents

電子部品実装接続体およびその製造方法

Info

Publication number
JPH05144817A
JPH05144817A JP3301653A JP30165391A JPH05144817A JP H05144817 A JPH05144817 A JP H05144817A JP 3301653 A JP3301653 A JP 3301653A JP 30165391 A JP30165391 A JP 30165391A JP H05144817 A JPH05144817 A JP H05144817A
Authority
JP
Japan
Prior art keywords
electrode
metal
semiconductor element
dispersed
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3301653A
Other languages
English (en)
Other versions
JP2730357B2 (ja
Inventor
Tetsuo Kawakita
哲郎 河北
Kenzo Hatada
賢造 畑田
Takayuki Yoshida
隆幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3301653A priority Critical patent/JP2730357B2/ja
Priority to US08/023,106 priority patent/US5336547A/en
Priority to EP93103124A priority patent/EP0613333B1/en
Publication of JPH05144817A publication Critical patent/JPH05144817A/ja
Application granted granted Critical
Publication of JP2730357B2 publication Critical patent/JP2730357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249968—Of hydraulic-setting material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/24997—Of metal-containing material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249986—Void-containing component contains also a solid fiber or solid particle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【構成】 金属突起電極１０内に樹脂粒子１１を高密度
に分散させた構造とする。この構造の金属突起電極１０
を形成する方法として、めっき液２１中に樹脂粒子１１
を分散させてパルス波により正電位と負電位を交互に印
加して電解めっきする。これにより負電位時のめっき形
成工程と正電位時の樹脂粒子形成工程とを繰り返し行
い、金属突起１０内に樹脂粒子１１を高密度に分散させ
た構成の金属突起電極を得る。 【効果】 金属突起電極内に高密度に樹脂粒子を分散さ
せる事によって、接続部に弾性力を持たせることができ
るため、接合時に加えられる加重をこの電極により緩和
するとともに低加重接続が可能となるため半導体素子に
損傷を与えることなく接続できる。また熱的歪による接
合部の劣化も改善できるので接続信頼性を大幅に向上さ
せることができる。また、回路基板のそりや歪、金属突
起電極のばらつきも、約２〜３μｍであれば吸収できる
ので基板、材料の選択の自由度が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子部品おもには半導
体素子を回路基板やフィルムキャリアに実装する接続技
術に関するものである。
【０００２】
【従来の技術】半導体素子のアルミ電極上に形成された
突起電極と回路基板の配線電極とを絶縁性の樹脂で圧接
接合する技術（以下マイクロバンプボンディング技術と
呼ぶ。）を従来例として説明する。 図１０とともに説
明する。まず図１０（ａ）に示すように回路基板６１上
のＬＳＩチップ６２が実装される領域に適量の光硬化性
の絶縁樹脂６３を滴下する。この回路基板６１にはガラ
スやセラミックを用いる。ついで（ｂ）に示すようにＬ
ＳＩチップ６２のＡｌ電極６４上に形成された突起電極
６５と回路基板６１上の電極６６とを位置合わせする。
ＬＳＩチップのＡｌ電極に突起電極を形成する方法には
いろいろあるが、主にはＡｌ電極上にＴｉ／Ｐｄ／Ａｕ
やＣｒ／Ａｕなどのバリヤメタルを介して電解めっき法
によってＡｕの突起電極６５を形成する方法と、金属突
起形成用基板上に形成された金属突起を転写法によって
ＬＳＩチップのＡｌ電極上に形成する方法とがある。こ
のＡｕの突起電極は一般には電解めっきによって形成さ
れる。ついで位置合わせが終わるとＬＳＩチップ６２を
（ｃ）に示すように加圧治具６７で加圧する。このとき
加重で突起電極６５下の絶縁性樹脂６３は完全に周辺に
押しやられるとともに突起電極６５が押しつぶされて
て、回路基板の電極６６と接触することになり、電気的
な接続が得られるわけである。次に紫外線６８を照射し
て光硬化性絶縁樹脂６３を（ｄ）に示すように硬化させ
る。このとき回路基板６１がガラス等の透明なものであ
ればガラス裏面から紫外線を照射し、セラミックのよう
な不透明なものであればＬＳＩチップの側面より照射す
る。ついで、（ｅ）にしめすように硬化が終了してから
加圧治具６７を取り去るとＬＳＩチップ６２と回路基板
の電極６６との接続が完了する。
【０００３】
【発明が解決しようとする課題】しかしながら従来例に
おいては以下のような問題点がある。 １）この方式ではピン数が多くなると接続する加重も大
きくなり、この加重で半導体素子や回路基板が容易に変
形して接続信頼性を低下させたり、素子自体に損傷を与
えたりする。 ２）また、半導体素子の数十〜数百の電極を均一に加圧
する必要があり、これには高度な加圧治具の平行度と回
路基板の平面度が要求される。そしてこれらはピン数が
多くなりチップサイズが大きくなると益々難しくなって
くる。たとえわずか３〜５μｍの突起電極のバラツキや
回路基板のそりがあっても接続不良をおこす原因とな
る。 ３）また、半導体素子が実際に動作状態にあり、素子が
発熱を起こすと材料の違いによる熱膨脹係数の差で歪み
やそりが生じ、突起電極と回路基板の電極と間に接続不
良を起こす原因になる。 これは上記の従来例に示したマイクロバンプボンディン
グ技術に限らず、ハンダバンプを用いたフリップチップ
技術においても接続部の劣化を引き起こす原因となる。
本発明はかかる点に鑑み、半導体素子の電極と回路基板
の電極との接続を行う突起電極に弾性力を持たせ、上記
のような不良原因をなくすことを目的とする。
【０００４】
【課題を解決するための手段】本発明は、第一の電極ま
たは第二の電極上に金属中に樹脂が分散された突起電極
を形成し、前記突起電極にて前記第一、第二電極を電気
的に接続する。この突起電極は樹脂微粒子を分散させた
めっき液中に選択的に形成しためっき用マスクを有する
基板と対向電極とを平行に設置し、前記基板と前記対向
電極の間にパルス状電圧を印加して突起電極内に樹脂粒
子が分散した構造を有する金属突起を形成する方法で実
現する。
【０００５】
【作用】上記の手段により金属中に樹脂粒子が高密度に
分散した弾性力のある突起電極を得ることができる。こ
の突起電極を用いることにより、接続部に弾性力を持た
せることが可能となるため、接合時に加えられる加重を
この突起電極により緩和するとともに低加重接続が可能
となるため半導体素子に損傷を与えることなく接続する
ことができる。また熱的歪による接合部の劣化も改善す
ることができる為、接続信頼性を大幅に向上させること
ができる。また、回路基板のそりや歪、金属突起電極の
ばらつきがあっても、約２〜３μｍであれば吸収できる
ので基板、材料の選択の自由度が向上する。
【０００６】
【実施例】本発明の一実施例を図面とともに説明する。
【０００７】図１は本発明の実施例における金属中に樹
脂が分散した構造を有する金属突起１０がＬＳＩチップ
１３のＡｌ電極１４上に形成された断面図を示すもので
ある。この図において１２は金属層、１１は樹脂粒子、
２はＳｉＯ2等の絶縁膜を示す。金属層１２はＡｕやＣ
ｕ、ハンダなどを用い、樹脂粒子１１にはアクリル系、
スチレン系もしくはシリコン系の１〜５μｍ径に微粒子
を用いる。この構造を持つ突起電極１０をＡｌ電極上に
形成する一例を図２とともに説明する。突起電極１０を
形成すべきシリコン基板たとえばＬＳＩチップ１３全面
にバリヤメタルとして用いる金属薄膜を形成する。この
バリヤメタルとしてはＴｉ／Ｐｄ／ＡｕやＣｒ／Ａｕな
どをもちい、厚さはそれぞれ０．１〜０．３μｍ程度で
ある。これにフォトレジストを０．８〜１．５μｍ塗布
して、Ａｌ電極に対応した位置に開口部を形成し、この
フォトレジスト１をめっき用のマスクとして用いる。こ
の基板１３を樹脂粒子１１を金のめっき液２１に分散さ
せためっき槽２２中に対向電極２４とともに平行に設置
して、基板１３と対向電極２４をパルス電源２５に接続
する。用いためっき液は非シアン系の金のめっき液で樹
脂粒子にはポリスチレン粒子を用いた。このポリスチレ
ン粒子は水溶液に分散可能であるため樹脂粒子最表面に
ＯＨ- 基を持っている。よって基板１３にプラス電位を
印加すると基板１３側に引き寄せられ付着する。まため
っき液２１中の金イオンはプラスイオンであるので基板
１３にマイナス電位を印加すると析出する。したがって
図３に示すようなパルス波形を加えてめっきするとポリ
スチレン粒子が付着する工程と金めっきが形成される工
程とが繰り返され、図１に示すような金の金属突起１０
内に高密度にポリスチレン粒子１１が分散された構造を
得ることができる。ここで用いたパルスの周期は数百ｎ
ｓｅｃ〜数百ｍｓｅｃでａ（プラス印加時間）：ｂ（マ
イナス印加時間）＝１：１〜９：１に設定するのが望ま
しい。具体的には周期＝１ｍｓｅｃ，ａ＝９００ｎｓｅ
ｃ，ｂ＝１００ｎｓｅｃとした。めっき液２１自体は樹
脂粒子１１を均一に分散させておくために常に攪拌して
おく。めっきの条件としては液温＝６０〜６５℃でめっ
き電流は可変抵抗２６を調整して電流密度０．０４ｍＡ
／ｍｍ2 で約８０分行い、約１０μｍ高さの金属突起を
得た。
【０００８】この後、フォトレジストを除去し、再度フ
ォトレジストを塗布して金属突起電極のある位置にのみ
フォトレジストを残したパターンを形成する。つぎにこ
のフォトレジストをエッチング用のマスクとしてバリヤ
メタルをエッチングする。バリヤメタルエッチング終了
後フォトレジストを除去し、Ａｌ電極上に樹脂粒子を分
散させた金属突起を形成した構造の半導体素子、たとえ
ば図１にしめすような構造のものをを得る。
【０００９】また、金属突起は図４に示すような構造の
ものでもよい。図４（ａ）は第１の金属層１５の上に、
第二の金属に樹脂粒子１１が分散した混合層１６が形成
された構造を示す。構造としては樹脂粒子１１は（ａ）
に示すように突起電極１０の最表面に形成されていて
も、（ｂ）に示すように突起電極１０中に形成されてい
ても良い。この例では第１の金属層１５と第二の混合層
１６とは同一の金属、金よりなっている例を示す。この
他ハンダ、銀、銅、インジウムなどのめっき可能な材料
の組み合わせを用いることができる。金属突起電極の形
成方法は、図２にしめすめっき装置および図２と構成は
全く同一で樹脂粒子１１を分散させていないめっき装置
の２台を用いる。構造（ａ）のものを形成するには樹脂
粒子１１を分散させていないめっき装置を用いて第１の
金属層１５をまず形成する。この場合突起電極１０は全
体で高さ１０〜３０μｍ程度であり、第１の金属層１５
としては５〜２０μｍの高さまで形成する。この後、樹
脂粒子１１を分散させためっき装置を用いて上述したよ
うにパルス電圧でもってめっきを行い、樹脂粒子１１を
分散させた第二の混合層１６を形成する。形成する厚み
は５〜１０μｍ程度である。構造（ｂ）のものを形成す
るのも同様にして、まず第１の金属層１５を１〜１０μ
ｍ程度形成しておき、次に第二の混合層１６を樹脂粒子
１１を分散させためっき装置で２〜１０μｍ程度形成す
る。その後再度、第１の金属層１５を１〜１０μｍ程度
形成して得る。
【００１０】また、この構造を持った金属突起１０をＡ
ｌ電極１４上に形成する方法として、別基板上にこの金
属突起だけを形成しておいて、その後Ａｌ電極上に転写
法によって形成する方法がある。以下その方法について
説明する。突起電極を形成するための基板の詳細を図５
に示す。絶縁基板４１上に導電膜４２が全面に形成され
ている。絶縁基板４１にはセラミック、ガラス等を用
い、導電膜４２には主にＰｔ, ＩＴＯなどを用いる。次
に、この導電膜４２上にめっき用マスク４３となる絶縁
膜を全面に形成し、フォトレジストをエッチングマスク
にして半導体素子の電極に対応した位置に開口部４４を
形成する。このめっき用マスク４３には一般にＰ−ＣＶ
Ｄ（プラズマ ＣＶＤ）法等で形成されたＳｉＯ2 ，Ｓ
ｉ3Ｎ4等の無機薄膜を用い、その膜厚は約300nm から10
00nm程度としている。また、これらの絶縁膜マスク４３
の形成にはスパッタ法，ＣＶＤ法等が用いられる。しか
る後図２、図３の方法で突起電極１０を基板４１上に形
成する。
【００１１】次に図６とともにＬＳＩチップのＡｌ電極
上に上記の図５で形成した突起電極１０を形成する方法
を説明する。まず（ａ）に示すように、図５の絶縁基板
４１上に形成された突起電極１０とＬＳＩチップ１３の
Ａｌ電極１４とを位置合わせし加圧冶具５４により加
圧、加熱しＡｌ電極１４と突起電極１０とを接合する
（（ｂ）に示す。）その後加圧冶具５４を取り除くと突
起電極１０のＡｌ電極１４への転写を完了する（（Ｃ）
に示す。）。
【００１２】このように樹脂を分散させた構造を有する
金属突起電極をＬＳＩチップのアルミ電極上に形成する
わけである。
【００１３】次に、この突起電極を有したＬＳＩチップ
と回路基板との接続は前述した図１０の方法を用いるこ
とができる。方法の一例を図７とともに説明する。ま
ず、（ａ）に示すように配線電極６６を有した回路基板
６１上のＬＳＩチップが搭載される部分に光硬化性絶縁
樹脂６３を塗布する。もちいた配線基板はガラスやセラ
ミックで、光硬化性絶縁樹脂はエポキシ系、アクリル
系、シリコン系等のものを用いた。
【００１４】つぎに、（ｂ）に示すようにＬＳＩチップ
１３のＡｌ電極１４上に形成した金属突起電極１０と配
線基板上の配線電極６６とを位置合わせし、その後加圧
ツ−ル６７によって加圧する。このとき樹脂はＬＳＩチ
ップの周辺にまで押し広げられる。このときの加圧力は
樹脂粒子が完全に塑性変形を起こさないで、弾性変形を
起こすぐらいの荷重、すなわち樹脂ボ−ルが５〜２０％
ぐらい変形する荷重に設定した。 次に、光硬化性絶縁
樹脂６３を紫外線６８にて硬化させた（（ｃ）に示す）
後、加圧を解除することにより（ｄ）に示すようにＬＳ
Ｉチップ１３が配線基板６１に固着される。そしてＬＳ
ＩチップのＡｌ電極１４上に形成された金属突起電極１
０と配線基板６１とが接触した状態で保持され、電気的
な接続を行うことができる。なお、光硬化性絶縁樹脂６
３の硬化方法は回路基板６１がガラスのように透明の場
合は紫外線６８はガラス裏面より照射し、セラミックの
ように不透明の場合はＬＳＩチップ側面より照射する。
【００１５】実験の結果、ＬＳＩチップ１３と配線電極
６６の間隔が接続後２μｍまで変化しても接続が保たれ
ていることが確認できた。また、配線電極６６の高低差
も２μｍまでならこの金属突起電極１０で吸収して、接
続することが可能である。この方式の接続原理を図７に
示す。ＬＳＩチップ１３と回路基板６１は光硬化性絶縁
樹脂６３の持つ収縮力Ｗと、ＬＳＩチップ１３と光硬化
性絶縁樹脂６３および回路基板６１と光硬化性絶縁樹脂
６３間は各々の密着力α、βが作用しているため金属突
起６５と回路基板の電極６６同士は圧接・接触させられ
ている。また、接続する際に加える荷重によって金属突
起６５内に含まれている樹脂粒子は弾性変形△ｒだけ変
形して保持されている。
【００１６】このほかには図８に示すようなＬＳＩチッ
プ１３のＡＬ電極１４上に金属突起電極１０を形成した
ものを回路基板８１に接合する実装体にも適用できる。
ここでは金属突起電極１０を構成している金属は半田を
用いる。また、図１０に示すようなＬＳＩチップ１３と
フィルムキャリア９１のリード９０とをこの金属突起電
極１０により接合する実装体にも適用できる。
【００１７】
【発明の効果】以上のように本発明は金属突起電極内に
樹脂微粒子を分散させた構造とすることで以下に示すよ
うな効果がある。 １）金属突起電極が弾性力を持っているために接続時に
加える加重をこの金属突起電極で緩和できるため、ＬＳ
Ｉチップに大きな加重をかけることなく接続することが
できる。このため電極数の多いＬＳＩチップにおいても
低加重での接続が可能となり、接続時にＬＳＩチップに
与えるダメ−ジ低減でき、接続信頼性を大幅に向上させ
ることができる。 ２）ＬＳＩチップのＡｌ電極上に形成した上記金属突起
電極と回路基板の配線電極との接続を光硬化性絶縁樹脂
の収縮力と金属突起電極の持つ弾性力で、両者が接触、
固定されている接続構造を有する実装体では、接続加重
をこの金属突起電極によって緩和できると供に、低加重
での接続を可能とするのでＬＳＩチップに反りや歪みを
与えずに接合することが可能となり、接続信頼性を向上
させる。また、ＬＳＩチップの動作による発熱や、周囲
温度の上昇によって光硬化性絶縁樹脂に熱応力（熱膨
張）が働いた場合、金属突起電極と回路基板の電極同士
を引き剥がそうとする力Ｗ（図７に示す）が発生する。
しかしながら、金属突起電極のもつ弾性力△ｒによって
常に回路基板の配線電極とは接続を保つことができる。
今回用いた金属突起電極では弾性回復力は最大で約３μ
ｍ程度ある。また、用いている光硬化性絶縁樹脂は２０
０℃でも約１〜２μｍしか膨張しない。したがって低温
領域から高温領域まで非常に安定した接続を得ることが
できる。 ３）また、従来は加圧治具の平行度、回路基板の平面
度、金属突起電極のチップ内でのバラツキなどを高精度
に調整、制御しておく必要があったが、本発明のように
金属突起電極に弾性力をもたせることにより、約３μｍ
ぐらいのギャップはこの金属突起電極で吸収できるよう
になった。したがってＬＳＩチップを回路基板やフィル
ムキャリに接合する実装形態のものでは回路基板の選択
の自由度が向上すると供に、低加重での接続を可能とし
ＬＳＩチップにそりや歪みを与えずに接続することがで
き接続信頼性を向上させることができる。 また、本発明の金属突起電極を形成する方法では ４）微小な樹脂粒子をめっき液の中に分散させてパルス
波によって電解めっきすることにより従来の定電流によ
る電解めっき工程と同様のプロセスで容易に金属中に高
密度に樹脂粒子を分散させた構造の金属突起電極を形成
することができる。
【図面の簡単な説明】
【図１】金属中に樹脂が分散した構造を有する金属突起
電極の構造断面図
【図２】本発明の実施例における樹脂粒子を分散した構
造を有する金属突起電極を形成するためのめっき装置図
【図３】本発明の実施例における樹脂粒子を層状に分散
した構造を有する金属突起電極を形成するために用いた
パルス波形図
【図４】金属中に樹脂が分散した構造を有する金属突起
電極の構造断面図
【図５】本発明の実施例における樹脂粒子を分散した構
造を有する金属突起電極を形成するために用いた金属突
起形成基板の断面図
【図６】金属中に樹脂が分散した構造を有する金属突起
電極をＬＳＩチップのＡｌ電極上に形成する工程断面図
【図７】本発明の実施例における実装方式の接続原理図
【図８】本発明の実施例における実装方式の断面図
【図９】本発明の実施例における実装方式の断面図
【図１０】従来例に示す実装体の工程断面図
【符号の説明】
１０ 金属突起 １１ 樹脂粒子 １２ 金属層 １３ ＬＳＩチップ １４ Ａｌ電極 ２１ 金のめっき液 ２２ めっき槽 ２４ 対向電極 ２５ パルス電源 ４１ 絶縁基板 ４２ 導電膜 ４３ めっき用マスク ４４ 開口部 ５４ 加圧治具 ６１ 回路基板 ６３ 光硬化性絶縁樹脂 ６５ 加圧冶具 ６６ 回路基板の配線電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】第一の電極または第二の電極上に金属中に
    樹脂が分散された突起電極を形成し、前記突起電極にて
    前記第一、第二電極を電気的に接続してなることを特徴
    とする電子部品実装接続体。
  2. 【請求項２】突起電極が第一の金属からなる層と第二の
    金属に樹脂が分散した混合層からなる多層構造を特徴と
    した請求項１記載の電子部品実装接続体。
  3. 【請求項３】第一の金属層と第二の金属層が同一である
    ことを特徴とした請求項２記載の電子部品実装接続体。
  4. 【請求項４】樹脂微粒子を分散させためっき液中に選択
    的に形成しためっき用マスクを有する基板と対向電極と
    を平行に設置し、前記基板と前記対向電極の間にパルス
    状電圧を印加して突起電極内に樹脂粒子が分散した構造
    を有する金属突起を形成し、前記金属突起にて電極間の
    接続を行うことを特徴とした電子部品実装接続体の製造
    方法。
  5. 【請求項５】半導体素子の電極上に請求項１記載の突起
    電極と前記半導体素子の電極に対応した位置に配線電極
    を有する配線基板とを位置合わせし、絶縁性樹脂により
    前記半導体素子と前記配線基板を固着し、前記突起電極
    と前記配線電極とを電気的に接触させることを特徴とし
    た電子部品実装接続体の接続方法。
  6. 【請求項６】半導体素子の電極上に請求項１記載の突起
    電極と前記半導体素子の電極に対応した位置に配線電極
    を有する配線基板とを位置合わせした後、前記突起電極
    の金属部分を溶融させることによって前記突起電極と前
    記配線電極とを接合することを特徴とした電子部品実装
    接続体の製造方法。
  7. 【請求項７】半導体素子の電極上、もしくはフィルムキ
    ャリアのインナーリード上に請求項１記載の突起電極を
    形成し、前記インナ−リ−ドと前記半導体素子の電極と
    を位置合わせした後、加圧、加熱することにより前記フ
    ィルムキャリアのインナーリードと前記半導体素子の電
    極とを前記突起電極によって接合することを特徴とした
    電子部品の実装接続体の接続方法。
JP3301653A 1991-11-18 1991-11-18 電子部品実装接続体およびその製造方法 Expired - Fee Related JP2730357B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3301653A JP2730357B2 (ja) 1991-11-18 1991-11-18 電子部品実装接続体およびその製造方法
US08/023,106 US5336547A (en) 1991-11-18 1993-02-26 Electronic components mounting/connecting package and its fabrication method
EP93103124A EP0613333B1 (en) 1991-11-18 1993-02-26 Mounting/connecting method of an electronic component with patterning electrodes

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3301653A JP2730357B2 (ja) 1991-11-18 1991-11-18 電子部品実装接続体およびその製造方法
US08/023,106 US5336547A (en) 1991-11-18 1993-02-26 Electronic components mounting/connecting package and its fabrication method
EP93103124A EP0613333B1 (en) 1991-11-18 1993-02-26 Mounting/connecting method of an electronic component with patterning electrodes

Publications (2)

Publication Number Publication Date
JPH05144817A true JPH05144817A (ja) 1993-06-11
JP2730357B2 JP2730357B2 (ja) 1998-03-25

Family

ID=27235092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3301653A Expired - Fee Related JP2730357B2 (ja) 1991-11-18 1991-11-18 電子部品実装接続体およびその製造方法

Country Status (3)

Country Link
US (1) US5336547A (ja)
EP (1) EP0613333B1 (ja)
JP (1) JP2730357B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108871A (ja) * 2003-09-26 2005-04-21 Sekisui Chem Co Ltd 金属バンプ、金属バンプの形成方法、半導体チップ及び導電接続構造体
JP2010219507A (ja) * 2009-02-20 2010-09-30 Panasonic Corp はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834374A (en) * 1994-09-30 1998-11-10 International Business Machines Corporation Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates
US5689106A (en) * 1994-12-22 1997-11-18 Santa Barbara Research Center Optical device assembly having a metallic bump bonding together two planar optical components, and its preparation
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6042953A (en) * 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US6013358A (en) * 1997-11-18 2000-01-11 Cooper Industries, Inc. Transient voltage protection device with ceramic substrate
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US20040189141A1 (en) * 1997-09-08 2004-09-30 Avto Tavkhelidze Thermionic vacuum diode device with adjustable electrodes
WO2003090245A1 (en) * 2002-03-06 2003-10-30 Borealis Technical Limited Thermionic vacuum diode device with adjustable electrodes
US7658772B2 (en) * 1997-09-08 2010-02-09 Borealis Technical Limited Process for making electrode pairs
US7074498B2 (en) * 2002-03-22 2006-07-11 Borealis Technical Limited Influence of surface geometry on metal properties
US20070108437A1 (en) * 1998-06-08 2007-05-17 Avto Tavkhelidze Method of fabrication of high temperature superconductors based on new mechanism of electron-electron interaction
US7651875B2 (en) * 1998-06-08 2010-01-26 Borealis Technical Limited Catalysts
US6680214B1 (en) * 1998-06-08 2004-01-20 Borealis Technical Limited Artificial band gap
JP3798569B2 (ja) * 1999-02-23 2006-07-19 ローム株式会社 半導体装置の製造方法
DE19947914A1 (de) * 1999-10-06 2001-04-12 Abb Research Ltd Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung
US6774003B2 (en) * 2001-02-23 2004-08-10 Borealis Technical Limited Method for making a diode device
US7208021B1 (en) 2001-09-02 2007-04-24 Borealis Technical Limited Fabrication of close-spaced MEMS devices by method of precise adhesion regulation
US6869855B1 (en) 2001-09-02 2005-03-22 Borealis Technical Limited Method for making electrode pairs
WO2003021663A1 (en) * 2001-09-02 2003-03-13 Borealis Technical Limited Electrode sandwich separation
US20080061114A1 (en) * 2001-09-02 2008-03-13 Zara Taliashvili Method for the fabrication of low temperature vacuum sealed bonds using diffusion welding
US6992298B2 (en) * 2001-11-21 2006-01-31 The Board Of Trustees Of The University Of Illinois Coated spherical silicon nanoparticle thin film UV detector with UV response and method of making
US20050189871A1 (en) * 2002-03-06 2005-09-01 Avto Tavkhelidze Thermionic vacuum diode device with adjustable electrodes
US8574663B2 (en) * 2002-03-22 2013-11-05 Borealis Technical Limited Surface pairs
US6971165B1 (en) 2002-04-17 2005-12-06 Borealis Technical Limited Method for fabrication of separators for electrode pairs in diodes
EP1667705A1 (en) * 2003-10-03 2006-06-14 Allergan, Inc. Compositions and methods comprising prostaglandin-related compounds and trefoil factor family peptides for the treatment of glaucoma with reduced hyperemia
TWI239574B (en) * 2004-03-18 2005-09-11 Ind Tech Res Inst The method of conductive particles dispersing
GB0415426D0 (en) * 2004-07-09 2004-08-11 Borealis Tech Ltd Thermionic vacuum diode device with adjustable electrodes
US20060028685A1 (en) * 2004-08-04 2006-02-09 Nicole Proulx Method for allowing users to specify multiple quality settings on mixed printouts
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
GB0501413D0 (en) * 2005-01-24 2005-03-02 Tavkhelidze Avto Method for modification of built in potential of diodes
US7788393B2 (en) 2005-02-23 2010-08-31 Cisco Technology, Inc. Switching a client from unicasting to multicasting by increasing the unicast stream rate to the client
US7798268B2 (en) * 2005-03-03 2010-09-21 Borealis Technical Limited Thermotunneling devices for motorcycle cooling and power generation
US7589348B2 (en) * 2005-03-14 2009-09-15 Borealis Technical Limited Thermal tunneling gap diode with integrated spacers and vacuum seal
GB0515635D0 (en) * 2005-07-29 2005-09-07 Harbron Stuart Transistor
GB0518132D0 (en) * 2005-09-06 2005-10-12 Cox Isaiah W Cooling device using direct deposition of diode heat pump
KR100801073B1 (ko) * 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
US7427786B1 (en) 2006-01-24 2008-09-23 Borealis Technical Limited Diode device utilizing bellows
US8713195B2 (en) * 2006-02-10 2014-04-29 Cisco Technology, Inc. Method and system for streaming digital video content to a client in a digital video network
US8227885B2 (en) 2006-07-05 2012-07-24 Borealis Technical Limited Selective light absorbing semiconductor surface
GB0617934D0 (en) * 2006-09-12 2006-10-18 Borealis Tech Ltd Transistor
GB0618268D0 (en) * 2006-09-18 2006-10-25 Tavkhelidze Avto High efficiency solar cell with selective light absorbing surface
GB0700071D0 (en) * 2007-01-04 2007-02-07 Borealis Tech Ltd Multijunction solar cell
US8816192B1 (en) 2007-02-09 2014-08-26 Borealis Technical Limited Thin film solar cell
JP5521547B2 (ja) * 2007-03-29 2014-06-18 日本電気株式会社 半導体装置及びその製造方法
CN112823411B (zh) * 2018-09-28 2024-05-28 株式会社村田制作所 连接电极及连接电极的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912979A (ja) * 1982-07-15 1984-01-23 Rinrei:Kk 艶出し剤組成物
JPH02117979A (ja) * 1988-10-27 1990-05-02 Johnson Kk 垢付着防止性の艶出し剤組成物
JPH05211149A (ja) * 1991-07-02 1993-08-20 Oki Electric Ind Co Ltd 突起電極を有する半導体素子の実装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642528A (en) * 1968-06-05 1972-02-15 Matsushita Electronics Corp Semiconductor device and method of making same
JPS4826188B1 (ja) * 1968-10-04 1973-08-07
US4564563A (en) * 1983-09-30 1986-01-14 Electro Materials Corp. Of America Solderable conductor
US4595606A (en) * 1984-07-18 1986-06-17 Rohm And Haas Company Solderable conductive compositions having high adhesive strength
JPS6241277A (ja) * 1985-08-16 1987-02-23 Shin Etsu Polymer Co Ltd 異方導電性接着剤
JPH02185050A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
US5209967A (en) * 1992-01-31 1993-05-11 Minnesota Mining And Manufacturing Company Pressure sensitive membrane and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912979A (ja) * 1982-07-15 1984-01-23 Rinrei:Kk 艶出し剤組成物
JPH02117979A (ja) * 1988-10-27 1990-05-02 Johnson Kk 垢付着防止性の艶出し剤組成物
JPH05211149A (ja) * 1991-07-02 1993-08-20 Oki Electric Ind Co Ltd 突起電極を有する半導体素子の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108871A (ja) * 2003-09-26 2005-04-21 Sekisui Chem Co Ltd 金属バンプ、金属バンプの形成方法、半導体チップ及び導電接続構造体
JP2010219507A (ja) * 2009-02-20 2010-09-30 Panasonic Corp はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法

Also Published As

Publication number Publication date
EP0613333B1 (en) 1996-07-31
EP0613333A1 (en) 1994-08-31
JP2730357B2 (ja) 1998-03-25
US5336547A (en) 1994-08-09

Similar Documents

Publication Publication Date Title
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
US5819406A (en) Method for forming an electrical circuit member
JP2665134B2 (ja) フレキシブル回路基板及びその製造方法
JPH02180036A (ja) 電極の形成方法
JP2985640B2 (ja) 電極接続体及びその製造方法
JPH05218137A (ja) 半導体装置の製造方法
JPH0362927A (ja) 半導体装置およびその製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JPH07101691B2 (ja) 電極の形成方法
JPH05102343A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2959215B2 (ja) 電子部品およびその実装方法
JPS62132331A (ja) 半導体装置の製造方法
JP3031134B2 (ja) 電極の接続方法
JP2540963B2 (ja) 半導体装置の製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP2827565B2 (ja) 半導体装置の製造方法
JP2004087575A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
JP2822630B2 (ja) 半導体素子への突起電極形成方法
JPH03289070A (ja) 電極端子の相互接続方法
JPH0730236A (ja) 部品の搭載方法
JPH0969538A (ja) 半導体装置およびその製造方法
JP2998507B2 (ja) 半導体装置の製造方法
JPH04174533A (ja) 半導体装置の製造方法
JPH02101753A (ja) 半導体チップの取付構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees