JPH02185050A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPH02185050A
JPH02185050A JP1005238A JP523889A JPH02185050A JP H02185050 A JPH02185050 A JP H02185050A JP 1005238 A JP1005238 A JP 1005238A JP 523889 A JP523889 A JP 523889A JP H02185050 A JPH02185050 A JP H02185050A
Authority
JP
Japan
Prior art keywords
contact
semiconductor chip
connection
circuit substrate
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005238A
Other languages
English (en)
Inventor
Toshio Tsuda
俊雄 津田
Yasuhiko Horio
泰彦 堀尾
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1005238A priority Critical patent/JPH02185050A/ja
Publication of JPH02185050A publication Critical patent/JPH02185050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はICチップに代表される電気マイクロ回路素子
を基板上の端子?iti群と接続するために用いる半導
体装置の実装方法に関するものである。
従来の技術 従来、電気マイクロ回路の接点領域と回路v、阪上の導
体端子部との接続には、半田付けがよく利用されていた
。最近では電卓 $子時計あるいは液晶デイスプレィ等
にあっては裸の【Cチップをガラス基板上の電極に直付
けして接続端子の増加に対応し、実装面積の効率的使用
を図ろうとする動きがある。
裸の半導体チップをl nT付けに代わり有効かつ微細
な電気的接続を得る手段として、たとえば半導体チップ
の入出力電極バットにに公知のメツキ技術により電気的
接続接点を構成したり、特願昭61128653号に示
されているように、金属ワイヤを用い前記の入出力電極
上に平坦な電気的接続接点を構成し電気的接続接点と回
路基板上の導体端子部との間に導電性接着剤を設けて、
接合することにより電気的接続を得ようとする方法が提
案されている。
発明が解決しようとする課題 しかしながら上記のような構成では半導体装置ブの入出
力電極バット上に形成された電気的接続接点と回路基板
上の導体端子部との電気的接続は、この間に形成した導
電性接着剤による固着により得ようとするもので接着面
積が小さいことから個個の接着力が弱く熱応力などが生
じた場合に応力歪を吸収できず接続抵抗値がばらついた
り信幀性評価上での変動が大きいことなどの構造的な問
題を存していた。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は、微細かつ密に形成されている電気マ
イクロ回路上の入出力電極バットと回路基板上の導体端
子部を固着によらず圧接により信転性よく接続しようと
するものである。
課題を解決するための手段 上記課題を解決するために本発明の半導体装置の実装方
法は、回路基板上に形成された導体端子部にフェイスダ
ウンによって半導体チップの頂部に弾力性性質を持つ突
起状バンプを介して接続されており、その接続が回路基
板と半導体チップの間に設けた絶縁性接着樹脂からなる
補強層により収縮圧を内在して接続端子間を圧接して成
ることを特徴とするものである。
作用 この方法によれば、半導体チンブと回路基板とは絶縁性
接着樹脂により安定して固着され、導体端子部と突起状
接点の接続が接点頂部の弾力性性質により圧接状態を維
持しているので、熱的・機械的ストレスに対して安定な
ものとなり、微小で密に形成された電極間の電気的接続
が信軌性良く接合される。
実施例 以下本発明の一実施例である半導体装置の実装方法につ
いて図面を参照しながら説明する。
第1図は突起状接点を設けた半導体チップの断面図、第
2図は突起状接点を設けた半導体チップを回路基板上の
導体端子部に接合した時の構成を示す断面図である。
第1図及び第2図において、lは半導体チップ、2は半
導体チップの能動領域、3は入出力電極バット、4は突
起状接続接点、4aは接点底部、4bは接点頂部、5は
回路基板、6は導体端子部、7は絶縁性接着樹脂である
以上のように構成された半導体装置の実装方法について
以下第1図及び第2図を用いて詳細に説明する。
本発明の実施例では、半導体チップ1の入出力電極バッ
ト3上に入出力電極バット3に相当する接点底部4a、
及び接点頂部4bの上下二層構造からなる突起状接続接
点4を構成する。
この前記接点底部4aは、公知のホトエツチング法・メ
ツキ技術やポールボンディング法により構成することが
でき材質としては金の他、ニッケル、銅、半田を用いる
ことができる。
又前記接点頂部4bは前記接点底部4aの突起部に導電
性接着樹脂をスタンピングによる転写により形成してあ
らかじめ固化させておいたもので、その材質としては導
電性フィラーとして銀粉の他、導電性が得られるもので
あれば特に限定するものではなく、前記導電性フィラー
を混入するベース接着樹脂としてもシリコーン系のもの
の他に接着性が有り、固化して弾力性性質を有するもの
であれば使用することが可能である。
次に本発明の実施例では、半導体チップlと回路基板5
の間には絶縁性接着樹脂7が構成しである。
この前記絶縁性接着樹脂7は部分的に構成するもので、
前記半導体チップ1の能動領域2の内側範囲内と対向す
る前記回路基板5との間に限定される構成であるが、そ
の構成形状は特に限定するものではない。
この前記絶縁性接着樹脂7はデイスペンサー等の定置吐
出器具により供給することが可能であり前記半導体チッ
プIと前記回路基板5を押圧接着する方法により構成す
ることができる。
又本発明の実施例では前記絶縁性接着樹脂7の材質とし
て、エポキシ系の接着樹脂を用いたが、他に一般的な絶
縁性接着樹脂を用いることも可能であり限定するもので
はなく、接着力があって硬化時に体収縮があり硬化後の
熱膨張係数の小さい可塑性質のあるものが〒ましい。
以上のようにして半導体チップの突起状接続接点を介し
て電気的に接続される実装において、接続が弾力性性質
を持つ接点頂部と導体端子部の圧接によるもので(i1
87路基板と半導体チップの間に絶縁性を備えた接着樹
脂による補強層を構成する実装構造が得られる。
発明の詳細 な説明したように本発明の半導体装置の実装方法によれ
ば、半導体チンプど回路基板との間に絶縁性接着樹脂に
よる補強部を備え、半導体チップと回路基板の電気的接
続が突起状接点の弾性を利用した反発力内在による圧接
接合によるもので実装時及び実装後の熱的1機械的な応
力の発生に対して構造的な安定化が図れ接続の信顛性を
大幅に向上できる。このため微小で密な接続が可能とな
り実用上極めて価値が高い。
【図面の簡単な説明】
第1図は本発明の一実施例による突起状接点を設けた半
導体チップを示す断面図、第2図は本発明の一実施例に
よる半導体装置の実装構造を示す断面図である。 ■・・・・・・半導体チンプ、2・・・・・・能動領域
、3・・・・入出力電極パント、4・・・・・・突起状
接続接点、4a・・・・・・接点底部、4b・・・・・
・接点頂部、5・・・・・・回路基板、6・・・・・導
体端子部、7・・・・・・絶縁性接着樹脂。

Claims (2)

    【特許請求の範囲】
  1. (1)回路基板上に形成された導体端子部にフェイスダ
    ウンによって半導体チップが、その突起状接点を介して
    電気的に接続されており、さらに前記回路基板と前記半
    導体チップとの間に絶縁性接着樹脂を用いた補強層を設
    けて、前記半導体チップを前記回路基板に固着すること
    を特徴とする半導体装置の実装方法。
  2. (2)突起上接点が金属からなる底部と、弾力性性質を
    持つ導電性樹脂からなる頂部の二層構造で突出している
    ことを特徴とする請求項(1)記載の半導体装置の実装
    方法。
JP1005238A 1989-01-12 1989-01-12 半導体装置の実装方法 Pending JPH02185050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005238A JPH02185050A (ja) 1989-01-12 1989-01-12 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005238A JPH02185050A (ja) 1989-01-12 1989-01-12 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH02185050A true JPH02185050A (ja) 1990-07-19

Family

ID=11605619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005238A Pending JPH02185050A (ja) 1989-01-12 1989-01-12 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH02185050A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336547A (en) * 1991-11-18 1994-08-09 Matsushita Electric Industrial Co. Ltd. Electronic components mounting/connecting package and its fabrication method
US5510516A (en) * 1990-07-06 1996-04-23 Atochem Process for selective epoxidation of unsaturated (meth)acrylates, new functional (meth)acrylates obtained and their application to the synthesis of new polymers
WO1999026283A1 (en) * 1997-11-19 1999-05-27 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
EP0969503A3 (en) * 1998-06-30 2002-03-20 Seiko Instruments Inc. Electronic circuit device
US20220264744A1 (en) * 2020-03-06 2022-08-18 Japan Aviation Electronics Industry, Limited Electrical connection device, method for producing the same, and structure of flexible wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281361A (ja) * 1986-05-29 1987-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JPS63150930A (ja) * 1986-12-15 1988-06-23 Shin Etsu Polymer Co Ltd 半導体装置
JPS63299242A (ja) * 1987-05-29 1988-12-06 Shin Etsu Polymer Co Ltd 半導体装置の接続方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281361A (ja) * 1986-05-29 1987-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JPS63150930A (ja) * 1986-12-15 1988-06-23 Shin Etsu Polymer Co Ltd 半導体装置
JPS63299242A (ja) * 1987-05-29 1988-12-06 Shin Etsu Polymer Co Ltd 半導体装置の接続方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510516A (en) * 1990-07-06 1996-04-23 Atochem Process for selective epoxidation of unsaturated (meth)acrylates, new functional (meth)acrylates obtained and their application to the synthesis of new polymers
US5336547A (en) * 1991-11-18 1994-08-09 Matsushita Electric Industrial Co. Ltd. Electronic components mounting/connecting package and its fabrication method
WO1999026283A1 (en) * 1997-11-19 1999-05-27 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
AU738424B2 (en) * 1997-11-19 2001-09-20 Matsushita Electric Industrial Co., Ltd. Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member
US6465082B1 (en) 1997-11-19 2002-10-15 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
KR100432800B1 (ko) * 1997-11-19 2004-05-24 마츠시타 덴끼 산교 가부시키가이샤 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형 전자부품 실장체
EP0969503A3 (en) * 1998-06-30 2002-03-20 Seiko Instruments Inc. Electronic circuit device
US6528889B1 (en) 1998-06-30 2003-03-04 Seiko Instruments Inc. Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
US20220264744A1 (en) * 2020-03-06 2022-08-18 Japan Aviation Electronics Industry, Limited Electrical connection device, method for producing the same, and structure of flexible wiring board
US11570893B2 (en) * 2020-03-06 2023-01-31 Japan Aviation Electronics Industry, Limited Electrical connection device, method for producing the same, and structure of flexible wiring board

Similar Documents

Publication Publication Date Title
KR0137909B1 (ko) 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법
JP3409957B2 (ja) 半導体ユニット及びその形成方法
US6420787B1 (en) Semiconductor device and process of producing same
US7999379B2 (en) Microelectronic assemblies having compliancy
JPH1145954A (ja) フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3243956B2 (ja) 半導体装置およびその製造方法
JPH0750726B2 (ja) 半導体チップの実装体
JPH02185050A (ja) 半導体装置の実装方法
JPH09162230A (ja) 電子回路装置及びその製造方法
KR20020063120A (ko) 실장기판에 안정결합하는 반도체장치
JPS63122133A (ja) 半導体チツプの電気的接続方法
JPH046841A (ja) 半導体装置の実装構造
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH02185036A (ja) 電気的接続接点
JP2001053106A (ja) フリップチップ接続構造と電子部品の製造方法
JPH05267394A (ja) 半導体素子の実装方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH01244627A (ja) 半導体装置の実装方法
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JPS63304587A (ja) 電気的接続接点の形成方法
JPH10340925A (ja) 半導体装置およびその製造方法
JP3202138B2 (ja) バンプ電極の形成方法
JPH01145826A (ja) 電気的接続接点
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体