KR0137909B1 - 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법 - Google Patents

와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법

Info

Publication number
KR0137909B1
KR0137909B1 KR1019940009401A KR19940009401A KR0137909B1 KR 0137909 B1 KR0137909 B1 KR 0137909B1 KR 1019940009401 A KR1019940009401 A KR 1019940009401A KR 19940009401 A KR19940009401 A KR 19940009401A KR 0137909 B1 KR0137909 B1 KR 0137909B1
Authority
KR
South Korea
Prior art keywords
capillary
bump
forming
end surface
metal wire
Prior art date
Application number
KR1019940009401A
Other languages
English (en)
Inventor
요시히로 토무라
요시히로 벳쇼
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Application granted granted Critical
Publication of KR0137909B1 publication Critical patent/KR0137909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B23K20/005—Capillary welding
    • B23K20/007—Ball bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은, 반도체장치를 회로기판에 실장하기 위한 및 방법에 관한 것으로서, 특히, 와이어본딩장치용의 캐필러리와, 그 캐필러리를 사용해서, 회로기판의 단자전극과 반도체장치의 전극패드를 전기적으로 접속하기 위한 전기적 접속접점(범프)을 형성하는 방법에 관한 것이고, 그 구성에 있어서, 반도체장치의 전극패드(13)위에 범프(7)를 형성하기 위한 볼본딩용(1)에 있어서, 금속와이어(4)의 볼형상의 선단부를 전극패드(13)에 대해서 압압하여, 볼형상선단부를 상기 전극패드(13)에 압착시키는 압압부재와, 압압부재에 형성된, 상기 금속와이어를 공급하는 출구멍(2)과 전극패드(13)위에 형성된 범프(7)의 높이를 일치시키기 위한 레벨링부재(3)를 구비함으로써, 반도체장치의 범프를 형성하는 공정에 있어서, 동시에 범프의 레벨링을 행할 수 있으므로, 별도로 레벨링공정을 설정하지 않고, 소정의 높이와 형상의 범프를 얻을 수 있다. 또, 바람직하지 않은 형상의 범프의 형성을 방지하고, 불균일이 적은 안정된 형상의 범프를 형성할 수 있다. 범프형성에 요하는 시간과 코스트를 삭감하면서, 반도체장치와 회로기판을 용이하게 또한 신뢰성좋게 접속하는 범프를 형성할 수 있는 것이다.

Description

와이어본딩장치용의 캐필러리 및 그 캐필러리를 사용한 전기적접속범프의 형성방법
제1도는 본 발명의 제1실시예에 있어서의 볼본딩용 캐필러리를 표시한 도면
제2도(a)는 제1도에 표시된 캐필러리의 선단부의 개략단면도이고, (b)는 캐필러리의 선단부의 형상을 상세히 표시한 도면
제3도는 본 발명의 캐필러리가 장착되는 본더의 일예를 표시한 도면
제4도(a)∼(e)는, 본 발명에 의한 캐필러리를 사용해서 2단 범퍼를 형성하는 방법의 개략을 표시한 도면
제5도는 본 발명에 의한 캐필러리를 사용해서 범프를 압압정형하는 방법을 표시한 도면
제6도는 제1실시예에 의한 캐필러리를 사용한 볼본딩방법에 의해서 형성된 전형적인 2단범프의 형상을 표시한 도면
제7도(a)∼(c)는, 본 발명의 캐필러리의 돌출부의 가능한 형상을 표시한 도면
제8도는 본 발명에 의해서 형성된 2단범프를 가진 반도체장치의 실장체(반도체유니트)의 일예를 표시한 도면
제9도(a) 및 (b)는 본 발명에 의해서 형성된 2단범프를 가진 반도체장치를 회로기판상에 도전성접착제에 의해서 접착하는 방법, 및 그와 같이해서 실장된 반도체유니트를 표시한 도면
제10도(a) 및 (b)는 본 발명에 의해서 형성된 2단범프를 가진 반도체장치를, 회로기판상에 이방성도전재를 사용해서 전기적으로 접속한 반도체유니트를 표시한 도면
제11도는 본 발명의 제2실시예에 의한 볼본딩용 캐필러리를 표시한 도면
제12도(a)는 제11도에 표시된 캐필러리의 선단부의 개략단면도이며, (b)는 캐필러리의 선단부의 형상을 보다 상세하게 표시한 도면
제13도는 제3실시예에 의한 볼본딩용 캐필러리의 선단부의 단면도
제14도는 제3실시예에 의한 캐필러리를 사용해서 형성된 2단펌의 형상을 표시한 도면
제15도(a) 및 (b)는, 본 발명에 의해서 형성된 2단범프를 가진 반도체장치를 회로기판상에 도전성접착제에 의해서 접착하는 방법, 및 그와 같이해서 실장된 반도체유니트를 표시한 도면
제16도(a) 및 (b)는, 본 발명에 의해서 형성된 2단범프를 가진 반도체장치를, 회로기판상에 이방성도전재를 사용해서 전기적으로 접속한 반도체유니트를 표시한 도면
제17도는 제4실시예에 의한 볼본딩용 캐필러리의 선단부의 단면도
제18도(a)는 제4실시예에 의한 캐필러리를 사용해서 형성된 2단펌의 형상을 표시한 도면이고, (b)는 정상부분이 쓰러져들어간 2단범프의 형상을 표시한 도면
제19도는 종래의 와이어본딩장치용 캐필러리의 일예를 표시한 도면
제20도(a)는 제19도에 표시된 캐필러리의 선단부의 개략단면을 표시한 도면이고, (b)는 캐필러리의 선단부의 형상을 보다 상세하게 표시한 도면
제21도는 종래의 와이어본딩장치용 캐필러리의 또하나의 일예를 표시한 도면
제22도(a)는 제21도에 표시된 캐필러리의 선단부의 개략단면을 표시한 도면이고, (b)는 캐필러리의 선단부의 형상을 보다 상세하게 표시한 도면
제23도(a)∼(d)는, 종래의 캐필러리를 사용한 볼본딩법에 의해서 2단범프를 형성하는 방법의 개략을 표시한 도면
제24도는 종래의 볼본딩법에 의해서 형성된 전형적인 2단범프의 형상을 표시한 도면
제25도는 종래의 볼본딩법에 의한 레벨링공정을 표시한 도면
제26도는 종래의 볼본딩법에 의해서 레벨링된 범프의 전형적인 형상을 표시한 도면
제27도(a)∼(c)는, 종래의 볼본딩법에 의해서 형성된 2단범프의 바람직하지 않은 형상을 표시한 도면
제28도(a) 및 (b)는, 종래의 레벨링공정에 있어서 발생한 불량펌프의 형상을 표시한 도면
*도면의 주요부분에 대한 부호의 설명*
(1)…캐필러리(2)…와이어도출구멍
(3)…돌출부(4)…금속와이어
(6)…IC칩(7)…범프
(8)…범프의 정상부분(9)…범프의 바닥부분
(11)…캐필러리의 페이스(13)…전극패드
(31)…돌출부의 하단면
본 발명은 반도체장치를 회로기판에 실장하기 위한 장치 및 방법에 관한 것으로서, 특히, 와이어본딩장치용의 캐필러리와, 캐필러리를 사용해서, 회로기판의 단자전극과 반도체장치의 전극패드를 전기적으로 접속하기 위한 전기적접속접점(범프)을 형성하는 방법에 관한 것이다.
최근, IC의 집적도가 높아지고, 반도체장치의 패키지의 소형화화 접속단자수의 증가가 진행되고 있다. LSI칩 1개당의 전극패드수가 증가해서 접속단자의 간격이 좁아지고, 종래부터의 납땜의 기술로는, 반도체장치를 실장하는 일이 곤란하게 되어 있다.
최근에는 LSI칩등의 반도체장치를, 회로기판의 입출력단자전극위에 직접 실장하는 여러가지의 방법이 고안되고 있다. 그 중에서도, 반도체장치를 회로기판상에 페이스다운 상태로 플립칩실장하는 방법은, 반도체장치와 회로기판과의 전기적접속을 일괄해서 할 수 있는 것 및 접속후의 기계적강도가 강한것 때문에 유용한 방법으로 되어있다. 반도체장치와 회로기판의 전극패드를 전기적으로 접속하기 위한 범프(돌기전극)는, 전해도금법, 땜납층으로의 침지법, 증착법, 및 와이어본딩법을 사용한 볼본딩법등에 의해서 형성된다.
종래의 와이어본딩장치용의 캐필러리는, 예를 들면, 마이크로스위스회사의 본딩헨드북이나 캐필러리카탈로그에 기재되어 있다.
제19도는, 일예로서 종래의 와이어본딩장치용의 캐필러리(100)를 표시하며 제20도(a)는 그 선단부(110)의 개략단면을 표시한 도면이다. 제20도(b)는, 캐필러리의 선단부(110)의 형상을 보다 상세하게 표시하고 있다.
제20도(a)에 표시한 바와 같이, 원통형의 캐필러리(100)는, 내부에 본딩용의 금속와이어를 삽입하기 위한 와이어도출구멍(102)을 가지고 있다. 와이어도출구멍(102)의 크기는, 25μmø∼50μmø정도이다. 캐필러리(100)의 선단부(110)에는, 본딩하는 간격과 본딩후의 금속와이어(혹은 범프)의 형상 및 크기를 고려하여, 30°정도의 각도 α가 붙어있다.
예를 들면, 25μmø정도의 금속와이어를 사용하는 경우의 캐필러리(110)의 선단부의 형상이, 제20도(b)에 표시되어 있다. 이 경우, 홀직경 H:38μm, 칩직경 T:203μm, 및 챔퍼직경 CD:74μm이다. 이와 같은 캐필러리(100)를 사용하므로서, 반도체장치의 전극패드위에 범프를 형성하거나, 다른 회로기판의 단자전극에의 전기적인 접속을 행할 수 있다. 제20도(a) 및 (b)에 표시한 바와 같은 캐필러리는, 통상, 본딩피치가 140μm 이상의 본딩에 사용된다.
제21도, 제22도(a) 및 (b)는, 또하나의 종래의 와이어본딩장치용의 캐필러리(200)를 표시하고 있다. 캐필러리(200)는, 통상, 본딩피치가 140μm 이하의 본딩에 사용된다. 제21도에 표시한 바와 같이, 원통형의 캐필러리(200)는, 보다 좁은 본딩치피치에 대응하기 위하여, 선단부를 가늘게 형성한 보틀넥(210)을 가지고 있다. 보틀넥의 높이 NH는, 통상 500μm 정도이며, 제22도(a)에 표시한 예에서는 460μm이다. 캐필러리(200)는, 캐필러리(100)와 마찬가지로, 내부에 본딩용의 금속와이어를 삽입하기 위한 와이어도출구멍(102)을 가지고 있다. 와이어도출구멍(102)의 크기는, 25μmø∼50μmø정도이다. 캐필러리(200)의 보틀넥부(210)는, 본딩하는 간격과 본딩후의 금속와이어(혹은 범프)의 형상 및 크기를 고려해서, 10°정도의 각도 β가 붙어 있다.
예를 들면, 25μmø정도의 금속와이어를 사용하는 경우의 캐필러리(200)의 선단부의 형상이 제22도(b)에 표시되어 있다. 이 경우, 홀직경 H:38μm, 칩직경 T:152μm, 및 챔퍼직경 CD:64μm이다. 이와 같은 캐필러리(200)를 사용함으로써, 반도체장치의 전극패드위에 범프를 형성하거나, 다른 회로기판의 단자전국에의 전기적인 접속을 행할 수 있다.
다음에, 상기한 바와 같은 와이어본딩용의 캐필러리를 사용해서, 볼본딩법에 의해서 반도체장치의 범프를 형성하는 종래의 방법을 설명한다. 예를 들면 일본국 특개평 2-34949호 공보에는, 2단돌출형상의 전기적접속범프(이하 2단범프라함)와, 종래의 캐필러리를 사용한 2단범프의 형성방법이 개시되어 있다.
제23도(a)∼(d)는, 종래의 볼본딩법에 의해서, IC칩(106)의 위에 형성된 전극패드(103)의 위에, 캐필러리(101)를 사용해서 2단범프(107)를 형성하는 방법의 개략을 표시하고 있다.
먼저, 제23도(a)에 표시한 바와 같이, 캐필러리(101)의 와이어도출구멍(102)에 25μmø의 금속와이어(104)를 통과시킨다. 그리고, 금속와이어(104)의 선단부에, 가스의 불꽃, 전기적펄스, 혹은 초음파진동등에 의해서 열에너지를 부여하므로써, 금속와이어(104)의 직경의 약 2∼3배의 직경을 가진 볼(105)을 형성한다.
다음에, 제23도(b)에 표시한 바와 같이, 금속와이어(104)의 선단부에 형성된 볼(105)을, 캐필러리(101)를 강하시킴으로써, IC칩(106)의 전극패드(103)에 당접시킨다. 열압착의 방법이나 초음파진동을 부여하므로써 볼(105)을 전극패드(103)에 고착시켜, 범프(107)의 바닥부분(109)을 형성한다(제1의 본딩). 바닥부분(109)은, 외경 80∼90μmø 정도, 높이 15∼30μm정도의 크기로 형성된다.
그리고, 제23도(c)에 표시한 바와 같이, 2단범프(107)의 바닥부분(109)과, 캐필러리(101)의 와이어도출구멍(102)에 통과된 금속와이어(104)가 연결된 상태 그대로 캐필러리(101)를 루프형상으로 이동시킨다. 캐필러리(101)는, 먼저, 범프(107)의 바닥부분(109)위쪽에 수직으로 상승한다음 루프형상궤도를 그리듯이 이동하고, 그후, 수직으로 강하하면서 금속와이어(104)를 절단한다(제2의 본딩:제23도(d), 제23도(d)에 표시된 바와 같이, 캐필러리(101)의 루프형상의 운동에 의해 바닥부분(109)의 위에는 금속와이어(104)가 링형상 또는 역 U자형상으로 형성된다. 이 부분이 범프(107)의 정상부분(108)을 형성한다. 캐필러리(101)의 끝부분의 에지부분(111)에 의해서 금속와이어(104)가 절단됨으로써, 제24도에 표시된 바와 같이, 2단범프(107)가 형성된다.
본딩의 압력은, 제1 및 제2본딩 다같이, 와이어의 재질과 와이어직경에 따라서 1범프당 20∼45g의 범위내에서 설정되어 있다.
제24도는, 종래의 볼본딩법에 의해서 형성된 전형적인 2단범프의 형상을 표시하고 있다. 2단범프(107)(스터드 범프)는, 외경 R이 80∼90μmø정도, 전체의 높이 h1이 60∼80μm 정도이다.
상기한 바와 같이해서 얻게된 2단범프(107)의 높이를 일치시키기 위하여, 통상, 범프(107)를 평활면에서 압압하는 레벨링공정에 행하여진다(제25도 참조). 볼본딩방법에 의해서 형성된 범프는, 다른 방법에 의해서 형성된 범프에 비해서, 높이의 불균일이 크기 때문이다. 또, 반도체장치와 회로기판과의 접합층에 도전성접착제를 사용하는 경우에는, 레벨링을 행함으로써, 도전성접착제의 전사량을 안정시킨다고 하는 효과가 있다.
제25도에 표시한 바와 같이, 레벨링공정에 있어서는, IC칩(106)의 전극패드(103)위에 형성된 2단범프(107)는, 페이스다운상태로 평활면(112)에 대해서 압압된다. 레벨링하중은, 통상, 1범프당 50g정도이다. 레벨링하중은, 와이어의 재질과 와이어직경에 따라서 조정된다. 레벨링된 2단범프(107)의 전형적인 형상이 제26도에 표시되어 있다. 레벨링에 의해, 2단범프(107)의 전체의 높이 h1은, 40∼50μm의 범위내에 일치하게 된다.
상기한 바와 같은 종래의 캐필러리 및 종래의 범프형상방법은, 반도체장치에 범프를 형성하는 공정과, 형성한 범프를 더욱 정형하기 위한 레벨링 공정을 요하기 때문에, 코스트가 든다. 또, 레벨링을 행하기 위한 장치도 별도 필요한다.
그러나, 레벨링을 행하지 않으면 이하와 같은 문제점이 발생하기 때문에, 레벨링 공정을 생략하는 것은 바람직하지 않다. 먼저, 첫째로, 볼본딩법에 의해서 형성된(레벨링되어 있지 않는)범프의 정상부분(108)은, 링형상이나 역 U자형의 형상을 하고 있으므로, 정상부분(108)의 끝부분(113)의 면적이 작기때문에(제24참조), 회로기판의 단자전극과의 접촉면적이 작다. 또, 범프의 높이의 불균일도 크므로, 그대로 실장해서는 신뢰성이 높은 접속을 행할 수 없다. 둘째로, 도전성접착제를 접합층에 사용하는 경우에는, 레벨링전의 범프의 상기한 바와 같은 형상에서는 범프선단부에의 도전성접착제의 전사량이 적고, 전사량의 불균일도 크기 때문에, 도전성접착제 경화후의 접착강도가 작으로므로 접착의 신뢰성이 낮다. 또 접속저항치도 크게 되어 버린다.
또, 상기한 바와 같은 종래의 범프의 형성방법에서는, 제24도에 표시한 바와 같은 정형적인 범프(107)의 형상외에, 제27도(a)∼(c)에 표시한 바와 같은 형상으로 형성되는 경우가 있다. 제27도(a) 및 (b)에 표시한 범프의 형상은 2차 박리라고 호칭되며, 캐필러리(101)가 금속와이어(104)를 절단한 후에, 링형상 또는 역 U자형상의 부분(114)의 2단범프(107)의 본체로부터 박리되어 버린경우이다. 제27도(c)에 표시한 범프의 형상은, 꼬리서기라고 호칭된다. 범프의 옆으로 뻗어나온 꼬리의 부분(115)이, 범프바닥부분의 직경의 1/4을 초과하는 것은 불량으로 된다. 이와 같은 범프는, 금속와이어(104)가, 캐필러리(101)의 에지부분(111)에 의해서 소정의 위치에서 잘 절단되지 않았을 경우에 발생한다.
이들 형상의 범프는, 접속접점으로서 바람직하지 않은 범프이다.
제27도(a)에 표시한 범프에 있어서는, 정상부분(116)은 2개로 갈라져있으므로 충분한 강도를 얻을 수 없다. 또, 제27도(c)에 표시한 범프의 경우, 꼬리(115)가 옆으로 뻗어 나와있기 때문에, 그 부분에 도전성접착제가 유지되어서 퍼지면, 인접한 범프나 전국과 단락할 위험성이 매우 높아진다. 따라서, 이들 바람직하지 않은 형상의 범프는, 접속불량이나 단락으로 이어지므로, 반도체장치와 회로기판을 신뢰성높게 접속할 수 없다.
또, 제28도(a) 및 (b)는, 종래의 레벨링공정에 있어서 발생한 불량범프의 형상을 표시하고 있다. 이들 범프는, 레벨링에 있어서 정상부분이 옆쪽으로 쓰러져들어가버리므로, 바람직하지 않은 형상으로 되어있다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로서, 그목적으로 하는 바는, 반도체장치와 회로기판을 용이하게 또한 신뢰성좋게 접속하기 위한 범프를 별도의 공정을 부가하는 일없이 형성하는 것을 가능하게하는 볼본딩용의 캐필러리, 및 그 캐필러리를 사용한 범프의 형성방법을 제공하는데 있다.
본 발명의 목적으로 하는 바는, 또, 바람직하지 않은 형상의 범프의 형성을 방지하고, 불균일이 적은 안정된 형상의 범프를 형성하는 것을 가능하게 하는 볼본딩용의 캐필러리, 및 그 캐필러리를 사용한 범프의 형성방법을 제공하는데 있다.
상기 목적을 달성하는 본 발명의 캐필러리는, 반도체장치의 전극 패드위에 범프를 형성하기 위한 볼본딩용의 캐필러리로서, 금속와이어의 볼형상의 선단부를 상기 전극패드에 대해서 압압하고, 상기 볼형상선단부를 상기 전극패드에 압착시키는 압압부재와, 이 압압부재에 형성된, 상기 금속와이어를 공급하는 도출구멍과, 상기 전극 패트위에 형성된 상기 범프의 높이를 일치시키기위한 레벨링부재를, 구비하고 있으며, 이에 의해서 상기 목적이 달성된다.
상기 레벨링부재는, 바람직하게는 상기 캐필러리의 외주로부터 돌출한 돌출부이다.
상기 레벨링부재는 상기 캐필러리의 외주를 따라서 형성되어 있어도 된다.
상기 레벨링부재는 상기 캐필러리의 외주의 일부분에 형성되어 있어도 된다.
상기 압압부재는 상기 캐필러리의 하단면(제1하단면)을 포함하고 있고, 상기 레벨링부재는, 상기 범프를 상기 전극패드에 대해서 압압하는 제2하단면을 가지고 있어도 된다.
상기 레벨링부재는, 바람직하게는 상기 제2하단면이 상기 제1하단면에서 부터 소정의 높이에 위치하도록 형성되어 있다.
상기 제2하단면은 오목볼록면을 가지고 있어도 된다.
상기 레벨링부재는, 상기 제2하단면에 인접하고, 상기 제2하단면에서 부터 하향으로 돌출하도록 형성된 가이드부분을 가지고 있어도 된다.
상기 압압부재는 상기 금속와이어를 절단하기 위한 에지를 가지고 있어도 된다.
상기 캐필러리의 재질은, 바람직하게는, 세라믹 및 인공루비로 이루어지는 군으로부터 선택된다.
상기 제2하단면은, 바람직하게는, 상기 캐필러리가 장착된 본딩장치(본더)의 스테이지에 대해서 실질적으로 평행한다.
본 발명의 범프형성방법은, 볼본딩용의 캐필러리를 사용해서 반도체장치의 전극패드위에 범프를 형성하는 방법으로서, 상기 캐필러리는, 이 캐필러리의 하단면(제1하단면)을 포함하는 압압부재와, 이 압압부재에 형성되고, 금속와이어를 공급하는 도출구멍과, 상기 캐필러리의 외주에 형성된 레벨링부재를, 가지고 있으며, 이 방법은, 상기 도출구멍으로부터 공급된 상기 금속와이어의 선단부를 볼형상으로 형성하는 공정(a)과, 상기 캐필러리를 하강시켜, 상기 압압부재에 의해서 상기 볼형상의 선단부를 상기 전극패드위에 압착함으로써, 상기 범프의 제1부분을 형성하는 공정(b)과, 상기 캐필러리를 이동시키면서 상기 금속와이어를 공급하고, 상기 제1부분의 위에 상기 범프의 제2부분을 형성하는 공정(c)과, 상기 캐필러리를 하강시킴으로써, 상기 압압부재의 에지에 의해서, 상기 제2부분을 형성하는 금속와이어부분을 상기 도출구멍속의 금속와이어부분으로부터 절단하고, 동시에, 상기 레벨링부재에 의해서 상기 범프를 레벨링하는 공정(d)을, 포함하고 있으며, 이에 의해 상기 목적을 달성한다.
상기 공정(c)에 있어서, 상기 캐필러리는, 상기 제1부분의 위쪽에 있어서 루프형상궤도를 그리듯이 이동하고, 상기 범프의 제2부분을 형성하는 상기 금속와이어는, 링형상 또는 역 U자형으로 상기 제1부분의 위에 형성되어도 된다.
상기 레벨링부재는, 바람직하게는 상기 제1하단면에서부터 소정의 높이에 위치하는 제2하단면을 가지고 있으며, 상기 공정(d)에 있어서, 상기 제2하단면에 의해서 상기 범프가 압압됨으로써, 상기 범프가 상기 소정의 높이에 형성된다.
상기 공정(d)에 있어서, 상기 캐필러리는, 바람직하게는, 상기 제1하단면이 상기 전극패드에 당접할때까지 하강한다.
상기 제2하단면은 오목볼록면을 가지고 있으며, 상기 공정(d)에 있어서, 상기 범프의 상기 제2부분의 상단면에 오목볼록면이 형성되어도 된다.
상기 레벨링부재는, 상기 제2하단면에 인접해서 상기 제2하단면에서부터 하향으로 돌출하도록 형성된 가이드부분을 가지고 있으며, 상기 공정(d)에 있어서, 상기 범프의 상기 제2부분은, 상기 가이드부분에 의해서 지지되어도 된다.
상기 공정(b)에 있어서, 상기 제1부분은 열압착에 의해서 형성되어도 된다.
상기 공정(b)에 있어서, 상기 제1부분은 초음파진동에 의해서 형성되어도 된다.
상기 공정(b)에 있어서, 상기 제1부분은, 열압착 및 초음파진동의 병용에 의해서 형성되어도 된다.
상기 금속와이어의 재질은, 바람직하게는, Au, Cu, Al, 및 땜납으로 이루어진 군으로부터 선택된다.
상기 공정(b), (c),(d)에 있어서, 상기 캐필러리는 Z방향의 동작을 행하고, 상기 본딩장치(본더)의 스테이지는 X-Y방향의 동작을 행하고, 이들 움직임을 조합함으로써, 소망의 2단범프(스터드범프)를 형성해도 된다.
상기 구성으로 이루어진 본 발명은, 반도체장치의 전극패드위에 볼본딩법에 의해서 범프를 형성하기 위한 캐필러리에, 전극패드위에 형성된 범프를 레벨링하기 위한 부재를 형성함으로써, 범프의 형성과 동시에 범프의 레벨링을 행하는 것을 가능하게 하는 것이다.레벨링부재는 바람직하게는 캐필러리의 외주로부터 돌출한 돌출부로서 형성된다. 캐필러리는, 금속와이어의 볼위선단부를 전국패드에 압착하하는 압압부재(캐필러리의 하단부분)를 가지고 있고, 범프를 전극패드위에 형성한 후, 범프에 연결된 금속와이어는 압압부재의 에지에 의해서 절단된다. 금속와이어가 절단되는 동시에, 레벨링부재에 의해서 범프가 압압정형된다. 레벨링부재의 하단면(제2하단면)은, 캐필러리의 하단면(제1하단면)으로부터 소정의 높이에 형성되어 있으므로, 캐필러리의 하단면이 전극패드에 당접할때까지 압압함으로써, 범프의 높이는 소정의 높이로 일치된다.
이와 같이 범프의 형성공정에 있어서 동시에 레벨링을 행하기 때문에, 공정수를 줄일 수 있다. 따라서 코스트다운할 수 있다.
이하, 본 발명의 실시예를 도면을 참조하면서 설명한다.
[실시예 1]
제1도는 본 발명의 제1실시에에 있어서의 볼본딩용 캐필러리(1)을 표시한 도면, 제2도(a)는 그 선단부(10)의 개략단면도이다. 제2도(b)는 캐필러리(1)의 선단부(10)의 형상을 보다 상세하게 표시하고 있다.
제1도에 표시된 바와 같이, 원통형의 캐필러리(1)는 그 선단부(10)의 외주부에 형성된 레벨링부재인 돌출부(3)을 가지고 있다. 캐필러리(1)는 세라믹 혹은 인공루비에 의해 만들어져 있다. 제2도(a)에 표시된 바와 같이 돌출부(3)의 하단면(레벨링면)(31)은, 캐필러리(1)의 페이스(하단면)(11)에 실질적으로 평행하고, 캐필러리(1)의 선단부의 페이브(11)로부터의 높이가 소정의 값 d이되도록 형성되어 있다. 하단면(31)의 크기는, 본딩피치 및 레벨링해야할 범프의 선단직경의 크기에 따라서 설정할 수 있다.
캐필러리(1)의 내부에는, 본딩용 금속와이어를 삽입하기 위한 와이어도출구멍(2)이 형성되어 있다. 와이어도출구멍(2)의 크기는 25μmø∼50μmø정도이다. 캐필러리(1)의 선단부(10)에는, 본딩하는 간격과 본딩후의 금속와이어(혹은 범프)의 형상 및 크기를 고려하여, 10∼30°정도의 각도 α가 붙어 있다.
예 들면, 25μmø정도의 금속와이어를 사용할 경우의 캐필러리(1)의 선단부의 형상을, 제2도(b)에 표시한다. 이 경우, 홀직경 H:38μm, 칩직경 T:203μm, 및 챔퍼직경 CD:74μm이다.
상기와 같은 캐필러리(1)는 예 들면, 제3도에 표시한 바와 같은 본더(500)에 장착되어 사용된다. 본더(500)에 있어서, 캐필러리(1)는 초음파발신기구이기도한 암(510)의 선단부에 장착되고, 본딩해야 디바이스(IC칩)(501)는 본딩스테이지(520)위에 얹어놓는다. 캐필러리(1)는 암(510)과 함께 수직방향으로 상하운동을 행하고, 디바이스(501)는 본딩스테이지(520)와 함께 수평방향(X-Y방향)으로 이동 혹은 회전한다. 이들의 수직운동 및 수평운동의 조합에 의해서, 캐필러리(1)는 디바이스(501)에 대해서 임의의 작용을 할 수 있다.
다음에, 제1실시예에 의한 캐필러리(1)를 사용한 볼본딩법에 의해서 반도체장치의 범프를 형성하는 방법을 설명한다.
제4도(a)∼(d)는 본 발명에 의한 볼본딩법에 의해서, IC칩(6)의 위에 형성된 전극패드(13)의 위에 캐필러리(1)를 사용해서 범프(7)를 형성하는 방법의 개략을 표시하고 있다.
먼저, 제4도(a)에 표시한 바와 같이, 캐필러리(1)의 와이어도출구멍(2)에 25μmø의 금속와이어(4)를 통과시킨다. 그리고, 금속와이어(4)의 선단부에, 초음파진동, 혹은 가스의 불꽂이나 전기적펄스등에 의해서 열에너지를 부여함으로써, 금속와이어(4)의 직경의 약 2∼3배의 직경을 가진 볼(5)을 형성한다.
금속와이어(4)의 재질은 Au, Al, Cu 등의 와이어본딩법을 사용하는 것이 가능한 금속이면된다. 금속와이어(4)의 재질이나 선직경은 형성하는 범프(7)의 외경이나 높이등에 따라서 선정하는 것이 가능하다.
다음에, 제4도(b)에 표시한 바와 같이 캐필러리(1)를 강하시킴으로써, 금속와이어(4)의 선단부에 형성된 볼(5)을, IC칩(6)의 전극패드(13)에 당접시킨다. 열압착의 방법이나 초음파진동을 부여함으로써 볼(5)을 전극패드(13)에 고착시켜 범프(7)의 바닥부분(9)을 형성한다(제1본딩). 이 제1본딩은 캐필러리(1)의 하단부의 페이스(11)를 사용해서 행해진다. 바닥부분(9)은, 외경 80∼90μmø정도, 높이 20∼30μm 정도의 크기로 형성된다.
그리고, 제4도(c)에 표시한 바와 같이 범프(7)의 바닥부분(9)과, 캐필러리(1)의 와이어도출구멍(2)에 통과된 금속와이어(4)가 연결된 상태 그래도, 캐필러리(1)를 IC칩(6)에 대해서 루프형상으로 이동시킨다. 캐필러리(1)는 먼저 범프(7)의 바닥부분(9)위쪽에 수직으로 상승한 후 루프형상 궤도를 그리듯이 이동한다.
제4도(d)에 표시된 바와 같이, 캐필러리(1)가 IC칩(6)에 대해서 루프형상으로 운동함으로써, 바닥부분(9)의 위에는 금속와이어(4)가 링형상 또는 역 U자형으로 형성된다. 이 부분의 범프(7)의 정상부분(8)을 형성한다. 이 단계에 있어서의 정상부분(8)의 높이는 40∼50μm정도이다.
그후, 캐필러리(1)의 에지부분(21)의 범프(7)의 바닥부분(9)의 외주에 위치하도록 캐필러리(1)를 이동시키고, 수직으로 강하하면서 에지부분(21)에 의해서 금속와이어(4)를 절단한다(제4도(e)참조). 캐필러리(1)는 그대로 강하를 계속하고, 제5도에 표시한 바와 같이, 캐필러리(1)의 외주부에 형성된 돌출부(3)의 돌출부(3)1에 의해서 범프(7)를 압압정형한다(제2본딩). 이때, 캐필러리(1)는 그 페이스(11)가 전극패드(13)에 당접할때까지 하강한다. 범프(7)의 전체의 높이는, 캐필러리(1)의 캐필러리(11)와 돌출부(3)의 하단면(31)과 높이의 차(즉, 소정의 값 d)와 동등하게 되도록 일치되고, 레벨링이 행해진다.
본 당시의 압력은 예를 들면, 제1본딩의 압력은 1범프당 25∼45g, 제2본딩의 압력은 1범프당 70∼95g의 범위에서 설정할 수 있다. 이 본딩시의 압력은 와이어의 재질과 와이어직경에 의해서 조절된다.
제6도는 본 실시예에 의한 볼본딩방법에 의해서 형성된 전형적인 2단범프의 형상을 표시하고 있다. 2단범프(7)(스터프범프)는, 외경 R가 80∼90μmø정도, 전체의 높이 h1가 40∼50μm정도, 정상부분의 선단부(81)의 직경 r가 40∼50μm정도이다. 또, 바닥부분(9)의 높이 h2는, 15∼25μm정도이다. 이들 값은 본딩의 피치에 따라서 바꿀수 있다.
상기와 같이, 본 실시예에 의하면, 범프(7)을 형성하는 공정에 있어서, 동시에 범프(7)의 레벨링을 행할 수 있다. 이 공정에 요하는 시간은, 종래의 기술에 있어서 범프(107)를 형성하는 공정에 요하는 시간과 실질적으로 다르지 않다. 따라서 종래의 레벨링공정에 필요로 했던 시간을 그대로 단축할 수 있다.
또, 본 발명의 본딩방법에 의하면, 범프(7)의 형성과 동시에 범프(7)를 압압·정형(레벨링)하기 때문에, 범프(7)는 제27도(a)∼(c)에 표시된 바와 같은 형상으로는 형성되기 어렵다. 제5도에 표시된 바와 같이, 캐필러리(1)는 페이스(11)가 전극패드(13)에 접할때까지 하강해서 범프(7)를 압압하기 때문에, 범프(7)의 정상부분(8)을 형성하는 금속와이어(4)가 절단되기 쉽게되기 때문이다.
또, 레벨링할때에, 범프의 한쪽면은 캐필러리(1)의 측면에 의해서 지지되고 있기 때문에, 제28도(b)에 표시된 바와 같은 레벨링에 있어서의 정상부분의 쓰러져들어감을 방지할 수 있다.
이와 같이, 본 발명에 의하면, 종래의 레벨링공정에서는 개선할 수 없는 바람직하지 않은 형상의 범프(불량범프)의 형성을 방지하고, 범프의 형상을 일정하게 유지할 수 있으므로, 반도체장치를 회로기판에 의해 확실히 접속하는 것이 가능하게 된다.
또, 본 실시예에서는 캐필러리(1)의 형상을 원통형으로 하고, 또, 돌출부(3)의 형상은 캐필러리(1)를 제작할때의 가공성을 고려해서, 하단면(31)의 형상이 기본적으로 원형이 되도록 원통형으로 형성하고 있다(제7도(a)참조). 돌출부(3)가 캐필러리(1)의 외주로부터 돌출하고, 범프(7)를 레벨링하기 위한 하단면을 구비하고 있으며, 다른 형상으로 해도 된다. 예를 들면 제7도(b)에 표시된 바와 같이 원반형상의 돌출부(3a)로해도 되고, 또, 제7도(c)에 표시된 바와 같이, 돌출부(3b)를 캐필러리(1)의 한쪽에만 형성할 수도 있다. 또한 돌출부(3)의 하단면(31)은 레벨링할때에 IC칩(6)과 평행하게 되도록 하는 것이 바람직하다.
다음에, 상기와 같이 해서, 범프(7)가 형성된 반도체장치(IC칩)를 회로기판에 실장한 반도체유니트의 몇가지 예를 표시한다. 이하의 예에 있어서, 도면에서는 2단범프(7)의 형상은 모식적으로 표시되어 있다.
제8도는 상기와 같이 해서 형성한 반도체장치를, 범프(7)을 개재해서 가소성수지 필름위에 형성된 리드(단자전극)군(12)위에 실장한 반도체유니트(600)를 표시하고 있다. 이 예에서는 범프(7)는 Au범프이다. 리드군(12)재질은 Ni를 밑바탕으로 한 Au도금 또는 Sn도금, Al, Cu, 혹은 땜납등에 의해서 형성할 수 있다. 범프(7)와 리드(12)를 소정의 위치가 되도록 위치맞춤을 행한 후, 가열한 본딩용기구에 의해서 가압해서, 서로 재료끼리를 합금화시키고, 혹은 열압착을 행하게 하므로써, 범프(7)와 가소성수지필름위에 형성된 리드군(12)를 전기적으로 접합시킨다. 또한, 열압착의 경우에는 초음파진동을 병용해도 되고, 혹은 초음파진동에만 의한 압착이어도 된다. 리드군(12)의 재질은 Ni를 밑바탕으로 한 Au, Su의 어느 하나의 도금, 혹은 Al, Cu, 땜납의 어느 것이어도 된다.
제9도(a) 및 (b)는 반도체장치의 범프(7)를, 회로기판(15)의 단자전극(12) 위에 도전성접착제(14)에 의해서 접착하는 방법, 및 그와 같이 해서 실장된 반도체유니트(700)를 표시하고 있다. 제9도(a)에 표시된 바와 같이, 반도체장치의 범프(7)의 선단부에, 도전성접착제(14)를 전사법이나 인쇄법에 의해서 도포한다. 2단돌기형상으로 형성된 범프(7)를 사용함으로써, 필요량이상의 도전성접착제(14)가 범프(7)에 부착하는 것을 방지하고, 적당량의 도전성접착제(14)를 도포할 수 있다. 도전성접착제를 도포한 후, 제9도(b)에 표시된 바와 같이. 반도체장치를 회로기판(15)위에 페이스다운상태에서 탑재한다. 범프(7)가 회로기판(15)의 단자전극(12)의 소정의 위치에 당접하도록 위치맞춤을 행한 후, 도전성접착제(14)를 80∼150℃에서 열경화시켜서 접합층을 형성한다. 이에 의해, 반도체장치의 범프(7)와 회로기판상의 단자전극(12)이 전기적으로 접속되고, 반도체장치가 회로기판위에 실장된다.
본 실시예에 의하면, 2차박리나 꼬리서기를 발생한 불량범프의 형성을 방지할 수 있기 때문에, 박리부분이나 꼬리부분에 도전성접착제가 유지되어 퍼지는 일이 없고, 인접한 범프나 전극과 단락할 위험성이 적다. 따라서, 반도체장치와 회로기판을 신뢰성높게 접속할 수 있다.
제10도(a) 및 제10도(b)는 반도체장치를 회로기판(15)의 단자전극(12)위에, 이방성도전제를 사용해서 전기적으로 접속한 반도체유니트를 표시하고 있다.
제10도(a)에 표시된 바와 같이, 반도체유니트(800)에 있어서, 회로기판(15)위에 형성된 단자전극(12)의 위에는, 얇은 이방성도전재(16)가 배치되어 있다. 그 위에, 범프(7)를 형성한 반도체장치를 페이스다운상태에서 얹어놓는다. 반도체장치를 회로기판(15)에 대해서 압압하면서 가열함으로써, 이방성도전재(16)중의 범프(7)와 단자전극(12)과의 사이에 끼워진 부분은 열압착되어, 전기적 접속을 얻을 수 있다.
이방성도전재(16)의 열압착되는 부분에 있어서는, 이방성도전재(16)에 포함되는 도전입자는, 범프(7)에 압압되어 서로 압착되고, 또, 도전입자가 단자전극(12)의 표면에 박힘으로써 범프(7)와 단자전극(12)이 전기적으로 접속된다. 압착되지 않는 부분에 있어서는, 도전성입자는 서로 떨어져 있으므로, 전기적 절연성이 유지된다.
제10도(b)는 범프(7)의 높이 및 단자전극(12)의 두께의 합계보다도 두꺼운 이방성도전체(16')를 사용한 경우의 반도체유니트(900)를 표시하고있다. 회로기판(15)위에 형성된 단자전극(12)의 위에는, 두꺼운 이방성도전재(16')를 배치하고, 그 위에 범프(7)를 형성한 반도체장치를 페이스다운상태에서 얹어놓는다. 반도체장치를 회로기판(15)에 대해서 압압하면서 가열함으로써, 이방성도전재(16')중 범프(7)와 단자전극(12)과의 사이에 끼워진 부분은 열압착되어, 전기적 접속을 얻을 수 있다. 이 경우에 있어서도, 범프(7)와 단자전극(12)에 의해서 끼워진 부분만 압착되고, 그 이외의 부분에 대해서는 전기적절연성이 유지되고 있다. 압착된 부분이외의 이방성도전재(16')는 절연성접착재로서 작용하고, 수지가 열경화됨으로써 반도체장치와 회로기판을 접착한다.
[실시예 2]
제11도는 본 발명의 제2실시예에 있어서의 볼본딩용 캐필러리(41)를 표시한 도면, 제12도(a)는 그 선단부(40)의 개략단면도이다. 제12도(b)는 캐필러리(41)의 선단부(40)의 형상을 보다 상세하게 표시하고 있다. 캐필러리(41)의 선단부(40)의 형상을 보다 상세하게 표시하고 있다. 캐필러리(41)는, 보다 미세한 본딩피치에서 범프를 형성하기 위하여, 선단부를 좁게 형성한 보틀넥(400)을 가지고 있다. 보틀넥의 높이는 통상 500μm정도이고, 제12도(a)에 표시된 예에서는 460μm이다.
제11도에 표시된 바와같이, 원통형의 캐필러리(41)는, 보틀넥(400)의 외주부에 형성된 돌출부(43)를 가기고 있다. 캐필러리(41)는 세라믹 혹은 인공루비에 의해 만들어져 있다. 제12도(a)에 표시된 바와 같이 돌출부(43)의 하단면(레벨링면)(431)은, 캐필러리(41)의 선단부의 페이스(411)에 실질적으로 평행하고, 캐필러리(41)의 선단부에 페이스(411)로부터의 높이가 소정의 값 d이도록 형성되어 있다. 캐필러리(41)의 내부에는 캐필러리(1)와 마찬가지로 본딩용금속와이어를 삽입하기 위한 와이어도출구멍(2)이 형성되어 있다. 와이어도출구멍(2)의 크기는, 25μmø∼50μmø정도이다. 캐필러리(41)(보틀넥(400))의 선단부는, 본딩하는 간격과 본딩후의 금속와이어(혹은 범프)의 형상 및 크기를 고혀하여, 10°정도의 각도가 붙어 있다.
예를 들면, 25μmø정도의 금속와이어를 사용할 경우의 캐필러리(41)의 선단부의 형상을, 제12도(b)에 표시하다. 이 경우, 홀직경 H:38μm, 칩직경 T:152μm, 및 챔퍼직경 CD:64μm이다.
상기와 같은 캐필러리(41)는 캐필러리(1)와 마찬가지로 예를 들면, 제3도에 표시한 바와 같은 본더(500)에 장착되어 사용된다. 캐필러리(41)를 사용해서 2단범프(7)를 형성하는 방법은 실시예 1에서 설명한 방법과 완전히 마찬가지이다.
이와 같이, 제2실시예에 의하면, 보다 미세한 본딩피치의 경우에도, 실시예 1과 마찬가지로 레벨링공정을 별도로 설정하지 않고, 범프(7)를 형성하는 공정에 있어서, 동시에 범프(7)의 레벨링을 행할 수 있다.
또, 제2실시예에 의하면, 보다 미세한 본딩피치의 경우에 있어서도, 종래의 레벨링공정에서는 개선할 수 없는 바람직하지 않은 형상의 범프(불량범프)의 형성을 방지하고, 범프의 형상을 일정하게 유지할 수 있으므로, 반도체장치를 회로기판에 의해 확실히 접속하는 것이 가능하게 된다.
[실시예 3]
제13도는 본 발명의 제3실시예에 있어서의 볼본딩용캐필러리(51)의 선단부의 단면도이다. 실시예 3에 있어서는 제13도에 표시된 바와 같이, 원통형캐필러리(51)는, 그 선단부에 외주부에 형성된 돌출부(53)를 가지고 있다. 돌출부(53)의 하단면(레벨링면)(531)에는, 오목볼록면(54)이 형성되어있다. 「오목볼록면」이란 0.1∼10μm의 범위의 미세한 홈이 여러가지 방향으로 형성됨으로써 거칠게 된 면이라는 것을 의미하고 있다. 캐필러리(51)의 그밖의 부분은, 본딩피치에 따라서 캐필러리(1)또는 캐필러리(41)와 마찬가지로 형성할 수 있다.
캐필러리(51)를 사용해서 2단범프을 형성하는 방법은 실시예 1에서 설명한 방법과 마찬가지이다. 본 실시예에 있어서는, 캐필러리(51)의 외주부에 형성된 돌출부분(53)의 하단면(531)에 의해서 범프(57)를 압압정형하는 제2본딩에 있어서, 하단면(531)에 형성된 오목볼록면(54)에 의해서, 범프(57)의 정상부분에 오목볼록면(58)이 형성된다. 그때, 보다 효과적으로 오목볼록면(58)을 형성하기 위하여, 초음파진동을 부여해도 된다. 캐필러리(51)를 사용해서 형성된 2단범프(57)를 제14도에 표시한다.
제15도(a) 및 (b)는, 반도체장치의 범프(57)를, 회로기판(15)의 단자전극(12)위에 도전성접착제(14)에 의해서 접착하는 방법, 및 그와 같이 해서 실장된 반도체유니트(710)를 표시하고 있다. 접착방법은, 실시예 1에 있어서 제10도(a) 및 (b)를 참조하면서 설명한 것과 마찬가지이다.
2단돌기형상으로 형성된 범프(57)를 사용함으로써, 필요량 이상의 도전성접착제(14)가 범프(57)에 부착하는 것을 방지하고, 적당량의 도전성접착제(14)를 도포할 수 있다. 본 실시예에 있어서는, 범프(57)의 정상부분에 오목볼록면(58)이 형성되어 있으므로써, 도전성접착제(14)의 접착면적을 증가시킬 수 있다. 또, 오목볼록면(58)의 오목부에 도전성접착제(14)의 하전입자가 들어감으로써, 보다확실한 전기적도 통성을 얻을 수 있다. 따라서, 보다 신뢰성이 높은 반도체유니트를 얻을 수 있다.
제16도(a) 및 제16(b)는 반도체장치를, 회로기판(15)의 단자전극(12)위에, 이방성도전재를 사용해서 전기적으로 접속한 반도체유니트(810)및(910)를 표시하고 있다.
반도체유니트(810)및(910)는, 각각 실시예 1에서 설명한 반도체유니트(800)및(900)와 마찬가지로 해설 실장된다. 반도체유니트(810)및(910)에 있어서는, 범프(57)의 선단부에 오목볼록면(58)이 형성되어 있으므로써, 도전입자가 범프(57)에 접하는 표면적인 크게 되고, 전기적 접촉이 좋아진다. 또, 오목볼록면(58)이 형성되어 있기 때문에, 이방성도전재(16) 또는 (16')의 도전입자가 범프(57)에 접하는 표면적, 및 수지의 접착면적이 크게 되므로, 도전성 및 접착강도가 증가해서 보다 신뢰성이 높은 접속을 얻을 수 있다.
또한, 이방성도전재중의 도전입자의 크기는 1μm∼10μm 정도의 크기이므로, 전기적 접촉이 효과적으로 얻어지도록, 범프선단부에 형성되는 오목볼록면(58)의 오목볼록의 크기와 도전입자의 크기를 적절하게 선택할 필요가 있다.
또한, 제13도에 있어서 오목볼록면(54)은, 돌출부(53)의 하단면(531)의 전체면에 걸쳐서 형성되어 있으나, 필요한 일부분에만 형성해도 된다. 또, 본 실시예에서는 캐필러리(51)의 형상을 원통형으로 하고, 또, 돌출부분(53)의 형상은, 캐필러리(51)를 제작할때의 가공성을 고려해서, 하단면(531)의 형상이 기본적으로 원형이 되도록 원통형으로 형성하고 있다. 돌출부(53)가 캐필러리(51)의 외주로부터 돌출하고, 범프(57)를 레벨링하기 위한 하단면 및 오목볼록면을 구비하고 있으면, 실시예 1에서 설명한 바와 같이 다른 형상으로 할 수도 있다. 돌출부(53)의 하단면(531)은, 레벨링할때에 IC칩(6)과 평행하게 되도록 하는 것이 바람직하다.
[실시예 4]
제17도는 본 발명의 제4실시예에 있어서의 볼본딩용캐필러리(61)의 선단부의 단면도이다. 실시예 4에 있어서는, 제17도에 표시된 바와 같이, 원통형의 캐필러리(61)는, 그 선단부의 외주부에 형성된 돌출부(63)를 가지고 있다. 돌출부(63)의 하단면(631)은, 레벨링(65)과 가이드부분(64)을 가지고 있다. 제17도에 표시된 바와 같이, 돌출부(63)의 레벨링(65)은, 캐필러리(61)의 하단부에 페이스(611)에 실질적으로 평행하고, 캐필러리(61)의 선단부에 페이스(611)로부터의 높이가 소정의 값 d이도록 형성되어 있다. 높이 d의 값은, 형성해야할 범프의 높이에 따라서 설정된다.
가이드부분(64)은, 하단면(631)의 외주를 따라서 형성된 수직방향(하향)으로 돌출한 부분이다. 가이드부분(64)은 제2본딩(레벨링)에 있어서, 2단범프(67)의 정상부분(68)을 유지하고, 제18도(b)에 표시한 바와 같이 2단범프(67)의 정상부분(68)이 쓰러져 들어가는 것을 방지하기 위한 것이다. 캐필러리(61)를 사용해서 형성된 2단범프(67)를 제18도(a)에 표시한다.
캐필러리(61)의 그 밖의 부분은, 본딩피치에 따라서 캐필러리(1) 또는 캐필러리(41)와 마찬가지로 형성할 수 있다.
캐필러리(61)를 사용해서 2단범프(67)을 형성하는 방법은, 실시예 1에서 설명한 방법과 마찬가지이다. 본 실시예에 있어서는 제2본딩에 있어서, 캐필러리(61)의 외주부에 형성된 돌출부분(63)의 하단면(631)의 레벨링면(65)에 의해서 범프(67)가 압압정형되고, 그때, 하단면(631)의 외주부분에 형성된 가이드부분(64)에 의해서 범프(67)의 정상부분(68)이 지지된다. 이에 의해 2단범프(67)의 정상부분(68)이 쓰러져들어가는 것을 방지할 수 있다. 또, 제28도(a) 및 (b)에 표시된 바와 같은 종래의 레벨링공정에서 발생하고 있었던 불량범프의 발생을 방지할 수 있다.
또, 가이드부분(64)을 형성함으로써, 정상부분(68)의 선단부의 면적을 거의 일정한 크기로 형성할 수 있으므로, 보다 불균일이 적은 안정된 형상으로 범프(67)를 형성할 수 있다.
또한, 제17도에 있어서 가이드부분(64)은, 하단면(631)의 전체외주에 걸쳐서 형성되어 있으나, 필요한 일부분에만 형성해도 된다. 또, 본 실시예에서는, 캐필러리(61)의 형상을 원통형으로 하고, 또, 돌출부분(63)의 형상은, 캐필러리(61)를 제작할 때의 가공성을 고려해서 하단면(631)의 형상이 기본적으로 원형이 되도록 원통형으로 형성하고 있다. 돌출부(63)가 캐필러리(61)의 외주로부터 돌출하고, 범프(67)를 레벨링하기 위한 레벨링면 및 범프(67)의 정상부분(68)을 지지하기 위한 가이드부분을 구비하고 있으면 실시예 1에서 설명한 바와 같이 다른 형상으로 할 수도 있다. 돌출부(63)의 레벨링은, 레벨링할때에 IC칩(6)과 평행하게 되도록 하는 것이 바람직하다.
이상의 실시예의 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 반도체장치의 범프를 형성하는 공정에 있어서, 동시에 범프의 레벨링을 행할 수 있으므로, 별도로 레벨링공정을 설정하지 않고, 소정의 높이와 형상의 범프를 얻을 수 있다. 따라서, 별도로 레벨링공정을 설정하기 위하여 요하는 시간과 코스트를 삭감하면서, 반도체장치와 회로기판을 용이하게 또한 신뢰성 좋게 접속하기 위한 레벨링된 범프를 형성할 수 있다. 또, 본 발명에 의하면, 바람직하지 않은 형상의 범프의 형성을 방지하고, 불균일이 적은 안정된 형상의 범프를 형성할 수 있다.
이에 의해, 반도체장치와 회로기판을, 보다 확실하게 전기적으로 접속하고 또한 접착할 수 있으므로, 매우 안정되고 신뢰성이 높은 반도체장치의 실장을 행할 수 있다. 제조공정을 삭감하고, 또한 저코스트에서 종래이상의 효과가 얻어지기 때문에 실용상에 있어서도 매우 범용성이 높다.

Claims (21)

  1. 반도체장치의 전극패드위에 범프를 형성하기 위한 볼본딩용캐필러리에 있어서, 상기 캐필러리는 금속와이어의 볼형상의 선단부를 상기 전극패드에 대해서 압압하고, 상기 볼형상선단부를 상기 전극패드에 압착시키는 압압부재와, 상기 압압부재에 형성된 상기 금속와이어를 공급하는 도출구멍과, 상기 전극패드위에 형성된 상기 범프의 높이를 일치시키기 위한 레벨링부재를 구비한 것을 특징으로 하는 캐필러리.
  2. 제1항에 있어서,
    레벨링부재는 캐필러리의 외주로부터 돌출한 돌출부인 것을 특징으로 하는 캐필러리.
  3. 제1항에 있어서,
    레벨링부재는 캐필러리의 외주를 따라서 형성되어 있는 것을 특징으로 하는 캐필러리.
  4. 제1항에 있어서,
    레벨링부재, 캐필러리의 외주의 일부분에 형성되어 있는 것을 특징으로 하는 캐필러리.
  5. 제1항에 있어서,
    압압부재는 캐필러리의 하단면(제1하단면)을 포함하고 있고, 레벨링부재는 범프에 대해서(상기 범프자체를)압압하는 제2하단면을 가지고 있는 것을 특징으로 하는 캐필러리.
  6. 제5항에 있어서,
    레벨링부재는, 제2하단면이 상기 제1하단면으로부터 소정의 높이에 위치하도록 형성되어 있는 것을 특징으로 하는 캐필러리.
  7. 제5항에 있어서,
    제2하단면은 오목볼록면을 가지고 있는 것을 특징으로 하는 캐필러리.
  8. 제5항에 있어서,
    레벨링부재는, 제2하단면에 인접하고, 상기 제2하단면으로부터 하향으로 돌출하도록 형성된 가이드부분을 가지고 있는 것을 특징으로 하는 캐필러리.
  9. 제1항에 있어서,
    압압부재는 금속와이어를 절달하기 위한 예지를 가지고 있는 것을 특징으로 하는 캐필러리.
  10. 제1항에 있어서,
    캐필러리의 재질은 세라믹 및 인공루비로 이루어진 군으로부터 선택되는 것을 특징으로 하는 캐필러리.
  11. 제5항에 있어서,
    제2하단면은, 캐필러리가 장착된 본딩장치의 스테이지에 대해서 실질적으로 평행한 것을 특징으로 하는 캐필러리.
  12. 볼본딩용의 캐필러리를 사용해서, 반도체장치의 전극패드위에 범프를 형성하는 방법에 있어서, 상기 캐필러리는 상기 캐필러리의 하단면(제1하단면)을 포함하는 압압부재와, 상기 압압부재에 형성되고, 금속와이어를 공급하는 도출구멍과, 상기 캐필러리의 외주에 형성된 레벨링부재를 가지고 있으며, 상기 방법은, 상기 도출구멍으로부터 공급된 상기 금속와이어의 선단부를 볼형상으로 형성하는 공정(a)과, 상기 캐필러리를 하강시키고 상기 압압부재에 의해서 상기 볼형상의 선단부를 상기 전극패드위에 압착함으로써, 상기 범프의 제1부분을 형성하는 공정(b)과, 상기 캐필러리를 이동시키면서 상기 금속와이어를 공급하고, 상기 제1부분의 위에 상기 범프의 제2부분을 형성하는 공정(c)와, 상기 캐필러리를 하강시킴으로써, 상기 압압부재의 에지에 의해서, 상기 제2부분을 형성하는 금속와이어부분을 상기 도출구멍속의 금속와이어부분으로부터 절단하고, 동시에, 상기 레벨링부재에 의해서 상기 범프를 레벨링하는 공정(d)를, 포함하는 것을 특징으로 하는 캐필러리를 사용하는 전기적접속범프의 형성방법.
  13. 제12항에 있어서,
    공정(c)에 있어서, 캐필러리는 제1부분의 위쪽에 있어서 루프형상궤도를 그리듯이 이동하고, 범프의 제2부분을 형성하는 금속와이어는, 링형상 또는 역U자형으로 상기 제1부분의 위에 형성되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  14. 제12항에 있어서,
    레벨링부재는 제1하단면으로부터 소정의 높이에 위치하는 제2하단면을 가지고 있으며, 공정(d)에 있어서, 상기 제2하단면에 의해서 상기 범프가 압압됨으로써, 상기 범프가 상기 소정의 높이에 형성되는 것을 특징으로 하는 캐피러리를 사용한 전기적접속범프의 형성방법.
  15. 제14항에 있어서,
    공정(d)에 있어서, 캐필러리는 제1하단면이 전극패드에 당접할때까지 하강하는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  16. 제14항에 있어서,
    제2하단면은 오목볼록면을 가지고있으며, 공정(d)에 있어서, 범프의 상기 제2부분의 상단면에 오목볼록면이 형성되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  17. 제14항에 있어서,
    레벨링부재는 제2하단면에 인접해서 상기 제2하단면으로부터 하향으로 돌출하도록 형성된 가이드부분을 가지고있으며, 공정(d)에 있어서 범프의 제2부분은, 상기 가이드부분에 의해서 지지되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  18. 제12항에 있어서,
    공정(b)에 있어서, 제1부분은 열압착에 의해서 형성되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  19. 제12항에 있어서,
    공정(b)에 있어서, 제1부분은 초음파진동에 의해서 형성되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  20. 제12항에 있어서,
    공정(b)에 있어서 제1부분은 열압착 및 초음파진동의 범용에 의해서 형성되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
  21. 제12항에 있어서,
    금속와이어의 재질은, Au, Cu, Al 및 땜납으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 캐필러리를 사용한 전기적접속범프의 형성방법.
KR1019940009401A 1993-04-30 1994-04-30 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법 KR0137909B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10384893 1993-04-30
JP93-103848 1993-04-30
JP13709093 1993-06-08
JP93-137090 1993-06-08

Publications (1)

Publication Number Publication Date
KR0137909B1 true KR0137909B1 (ko) 1998-06-01

Family

ID=26444443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009401A KR0137909B1 (ko) 1993-04-30 1994-04-30 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법

Country Status (5)

Country Link
US (1) US5485949A (ko)
EP (1) EP0622149B1 (ko)
KR (1) KR0137909B1 (ko)
CN (1) CN1031907C (ko)
DE (1) DE69401233T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792124B1 (ko) * 2000-04-28 2008-01-04 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 효율적인 에너지 전달 캐필러리

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5544804A (en) * 1994-06-08 1996-08-13 Texas Instruments Incorporated Capillary designs and process for fine pitch ball bonding
DE19609147A1 (de) * 1995-03-10 1996-09-12 Fraunhofer Ges Forschung Verfahren und Vorrichtung zur Ausbildung einer erhöhten Kontaktmetallisierung
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
JPH09252005A (ja) * 1996-03-15 1997-09-22 Shinkawa Ltd バンプ形成方法
DE69737621T2 (de) * 1996-10-01 2007-12-20 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterelement mit einer Höckerelektrode
JP3344235B2 (ja) * 1996-10-07 2002-11-11 株式会社デンソー ワイヤボンディング方法
US6041996A (en) * 1996-11-22 2000-03-28 Matsushita Electric Industrial Co., Ltd. Method of pressure bonding a bumped electronic part and an apparatus for pressure bonding a bumped electronic part
US5954260A (en) * 1996-12-17 1999-09-21 Texas Instruments Incorporated Fine pitch bonding technique
EP1445995B1 (en) * 1996-12-27 2007-02-14 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic component on a circuit board and system for carrying out the method
US6155474A (en) * 1997-12-16 2000-12-05 Texas Instruments Incorporated Fine pitch bonding technique
IT1305646B1 (it) * 1998-08-07 2001-05-15 St Microelectronics Srl Formazione di globuli d'oro saldati su piazzuole di collegamento esuccessiva coniatura della loro sommita'
US6158647A (en) * 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
WO2000045430A1 (en) 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
JP2001176907A (ja) * 1999-12-16 2001-06-29 Shinko Electric Ind Co Ltd バンプ検査装置
JP4000743B2 (ja) 2000-03-13 2007-10-31 株式会社デンソー 電子部品の実装方法
IT1317214B1 (it) * 2000-04-11 2003-05-27 St Microelectronics Srl Struttura di capillare per il collegamento di fili di rame da un chipdi circuito a semiconduttore e un connettore terminale corrispondente
US7085400B1 (en) * 2000-06-14 2006-08-01 Surgical Navigation Technologies, Inc. System and method for image based sensor calibration
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7083757B2 (en) * 2001-02-28 2006-08-01 Billiet Romain L Method of making semiconductor bonding tools
JP3913134B2 (ja) * 2002-08-08 2007-05-09 株式会社カイジョー バンプの形成方法及びバンプ
US6715658B2 (en) * 2001-07-17 2004-04-06 Kulicke & Soffa Investments, Inc. Ultra fine pitch capillary
US6910612B2 (en) 2001-07-17 2005-06-28 Kulicke & Soffa Investments, Inc. Capillary with contained inner chamfer
US6622903B1 (en) * 2002-03-27 2003-09-23 Palomar Technologies, Inc. Production of a tailless ball bump
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP2004247674A (ja) * 2003-02-17 2004-09-02 Shinkawa Ltd ワイヤボンディング方法
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
JP4057457B2 (ja) * 2003-04-15 2008-03-05 株式会社ディスコ フリップチップボンダー
JP2005159267A (ja) * 2003-10-30 2005-06-16 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US9833818B2 (en) 2004-09-28 2017-12-05 International Test Solutions, Inc. Working surface cleaning system and method
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置
KR100718889B1 (ko) * 2005-11-28 2007-05-16 이정구 투스텝 하이 보틀넥을 갖는 와이어 본딩 캐필러리
WO2008048262A1 (en) * 2006-10-18 2008-04-24 Kulicke And Soffa Industries, Inc. Improved conductive bumps, wire loops including the improved conductive bumps, and methods of forming the same
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
KR20120062813A (ko) * 2009-09-30 2012-06-14 토토 가부시키가이샤 본딩 캐피러리
US20130119117A1 (en) * 2011-11-04 2013-05-16 Invensas Corporation Bonding wedge
USD771168S1 (en) 2014-10-31 2016-11-08 Coorstek, Inc. Wire bonding ceramic capillary
USD797826S1 (en) 2015-02-03 2017-09-19 Coorstek, Inc. Ceramic bonding tool with textured tip
USD797172S1 (en) 2015-02-03 2017-09-12 Coorstek, Inc. Ceramic bonding tool with textured tip
USD797171S1 (en) 2015-02-03 2017-09-12 Coorstek, Inc. Ceramic bonding tool with textured tip
USD753739S1 (en) 2015-04-17 2016-04-12 Coorstek, Inc. Wire bonding wedge tool
USD868123S1 (en) 2016-12-20 2019-11-26 Coorstek, Inc. Wire bonding wedge tool
US9825000B1 (en) 2017-04-24 2017-11-21 International Test Solutions, Inc. Semiconductor wire bonding machine cleaning device and method
DE102017114771B4 (de) 2017-06-29 2022-01-27 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur Herstellung einer Drahtverbindung sowie Bauelementanordnung mit Drahtverbindung
CN112313018B (zh) 2018-02-23 2023-05-30 国际测试技术有限责任公司 用于自动清洁柔性电子网辊的新颖材料和硬件
US10792713B1 (en) 2019-07-02 2020-10-06 International Test Solutions, Inc. Pick and place machine cleaning system and method
US11756811B2 (en) 2019-07-02 2023-09-12 International Test Solutions, Llc Pick and place machine cleaning system and method
US20210111146A1 (en) * 2019-10-10 2021-04-15 Skyworks Solutions, Inc. Cupd wire bond capillary design
US11211242B2 (en) 2019-11-14 2021-12-28 International Test Solutions, Llc System and method for cleaning contact elements and support hardware using functionalized surface microfeatures
US11318550B2 (en) 2019-11-14 2022-05-03 International Test Solutions, Llc System and method for cleaning wire bonding machines using functionalized surface microfeatures
US11035898B1 (en) 2020-05-11 2021-06-15 International Test Solutions, Inc. Device and method for thermal stabilization of probe elements using a heat conducting wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128271A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Capillary of wire bonder
US4415115A (en) * 1981-06-08 1983-11-15 Motorola, Inc. Bonding means and method
JPS59130435A (ja) * 1983-09-21 1984-07-27 Hitachi Ltd 超音波ワイヤボンダ用ウエツジ
JPH0196938A (ja) * 1987-10-09 1989-04-14 Sanken Electric Co Ltd ワイヤポンデイング用キヤピラリ
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2904434B2 (ja) * 1988-08-12 1999-06-14 パイオニア株式会社 光学式情報記録媒体及びその再生装置
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US5364004A (en) * 1993-05-10 1994-11-15 Hughes Aircraft Company Wedge bump bonding apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792124B1 (ko) * 2000-04-28 2008-01-04 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 효율적인 에너지 전달 캐필러리

Also Published As

Publication number Publication date
EP0622149B1 (en) 1996-12-27
DE69401233D1 (de) 1997-02-06
DE69401233T2 (de) 1997-06-26
US5485949A (en) 1996-01-23
CN1031907C (zh) 1996-05-29
CN1098819A (zh) 1995-02-15
EP0622149A1 (en) 1994-11-02

Similar Documents

Publication Publication Date Title
KR0137909B1 (ko) 와이어본딩장치용의 캐필러리 및 캐필러리를 사용한 전기접속범프의 형성방법
US6669489B1 (en) Interposer, socket and assembly for socketing an electronic component and method of making and using same
US7462936B2 (en) Formation of circuitry with modification of feature height
US6029344A (en) Composite interconnection element for microelectronic components, and method of making same
JP2892505B2 (ja) 回路基板への電子コンポーネントの実装
US6153938A (en) Flip-chip connecting method, flip-chip connected structure and electronic device using the same
US6396155B1 (en) Semiconductor device and method of producing the same
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPH07142488A (ja) バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH063820B2 (ja) 半導体装置の実装方法
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
EP0828582A1 (en) Ribbon-like core interconnection elements
US20010023985A1 (en) Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JPH09162230A (ja) 電子回路装置及びその製造方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
JP3370842B2 (ja) 半導体装置の実装構造
EP0795200A1 (en) Mounting electronic components to a circuit board
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP2001007155A (ja) フリップチップ接続構造体
JPH05267394A (ja) 半導体素子の実装方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH02185050A (ja) 半導体装置の実装方法
EP0792519A1 (en) Interconnection elements for microelectronic components

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee