KR100349896B1 - 집적회로칩의실장구조체및그실장방법 - Google Patents

집적회로칩의실장구조체및그실장방법 Download PDF

Info

Publication number
KR100349896B1
KR100349896B1 KR1019940038300A KR19940038300A KR100349896B1 KR 100349896 B1 KR100349896 B1 KR 100349896B1 KR 1019940038300 A KR1019940038300 A KR 1019940038300A KR 19940038300 A KR19940038300 A KR 19940038300A KR 100349896 B1 KR100349896 B1 KR 100349896B1
Authority
KR
South Korea
Prior art keywords
electrode
adhesive
integrated circuit
circuit chip
metal material
Prior art date
Application number
KR1019940038300A
Other languages
English (en)
Other versions
KR960026672A (ko
Inventor
박진우
이창훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1019940038300A priority Critical patent/KR100349896B1/ko
Priority to JP7228094A priority patent/JPH08203961A/ja
Priority to US08/532,984 priority patent/US5625230A/en
Publication of KR960026672A publication Critical patent/KR960026672A/ko
Application granted granted Critical
Publication of KR100349896B1 publication Critical patent/KR100349896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

인접되는 전극간의 전기적 쇼트방지 및 소형화에 유리한 집적회로 칩 구조체 및 그 실장방법에 대해 개시한다. 집적회로 칩(30)에는 제1전극(31)이 형성되어 있고, 베이스(40)에는 제1전극(31)에 대향되어 제2전극(41)이 형성되어 있다. 그리고 제2전극(41)에는 탄성 중합체로 된 제1접착제(50)가 도포되고, 그 상면에 도전성 금속재(51)가 증착된다. 최종적으로 금속재(51) 상면에 제2접착제(52)를 도포하여 제1전극(31)과 접합된다.

Description

집적회로 칩의 실장 구조체 및 그 실장방법
본 발명은 집적회로 칩의 실장(mount) 구조체 및 그 실장방법에 관한 것으로서, 특히 인접되는 전극간의 쇼트(shot)가 방지되고 접촉되는 전극간의 응력이 감소되도록 된 집적회로 칩의 실장 구조체 및 이를 제조하기 적합한 칩의 실장방법에 관한 것이다.
고집적회로(LSI)의 단자수, 전극 피치 (pitch)의 미세화 및 저온접속 공정 등의 요구에 따른 집적회로 칩의 실장기술로서 소위 COG(chip on glass)형이 있다.
종래의 집적회로 칩 실장 구조체는 제1도에 도시된 바와 같이 소정패턴의 전극(11)이 형성된 베이스(10)와 각 전극(11)에 대응하여 Au로 된 범프(bump;22) 및 전극(21)이 형성된 집적회로 칩(20)이 상호 이항성(anisotropic)의 도전성 페이스트(15)에 의해서 접합된 구조를 가진다. 여기서 상기 도전성 페이스트(15)는 비도전성 접착제에 도전성 금속 입자가 혼합되어 형성된다.
그런데, 이러한 집적회로의 칩 구조체는 상기한 전극(11),(21)들간의 피치가 미세하게 될 경우 도전성 페이스트(15)에 의해서 각 전극간의 쇼트가 발생되는 문제점이 있다.
또한 니켈 등의 도전체 입자와 접착제를 혼합하여 도전성 페이스트(15)를 형성할 경우 고른 분포가 되도록 하여야 하는 바, 이의 제어가 어렵다는 문제점이 있다.
또한 각 전극(11)과 범프(22)가 상호 압압될 때, 응력이 발생되어 전극(11)및 범프(22)가 균열될 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서 전극간의 피치가 미세함에도 불구하고 전극간의 쇼트를 방지할 수 있도록 개량된 집적회로 칩 구조체를 제공하는 데 그 목적이 있는 것이다.
그리고 집적회로 칩과 베이스를 상호 압압하여 접합시 각 전극의 균열을 방지할 수 있는 집적회로 칩 구조체를 제공하는 데 있다.
본 발명의 다른 목적은 상기한 문제점을 해결하는 집적회로 칩 구조체를 제조하기에 적합한 접착방법을 제공하는 데 있다.
상기 목적을 달성하는 본 발명은 소정패턴의 제1전극이 형성된 집적회로 칩과 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 전기적으로 연결되도록 접합된 집적회로 칩 구조체에 있어서,
상기 제1전극과 제2전극중 어느 한 전극의 상면에 제1접착제가 부착되고, 상기 제1접착제의 외주면에 상기 다른 전극과 전기적으로 접촉되는 도전성 금속재가 도포되고, 상기 도전성 금속재와 상기 다른 전극을 접착시키는 제2접착제가 도포된 것을 특징으로 한다.
상기 목적을 달성하는 본 발명에 따른 집적회로 칩 구조체는,
소정패턴의 제1전극이 형성된 집적회로 칩과 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 전기적으로 연결되도록 접합된 집적회로 칩 구조체에 있어서,
상기 제1전극과 제2전극중 어느 한 전극의 상면에 제1접착제가 부착되고, 상기 제1접착제의 외주면에 상기 다른 전극과 전기적으로 접촉되는 도전성 금속재가 도포되고, 상기 도전성 금속재와 상기 다른 전극을 접착시키는 제2접착제가 도포된 것을 특징으로 한다.
상기 목적을 달성하는 본 발명에 따른 집적회로 칩 구조체는,
소정패턴의 제1전극과 이 제1전극의 상면에 도전성 범프가 형성된 집적회로 칩과, 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 접착된 집적회로 칩 구조체에 있어서,
상기 범프와 제2전극중 어느 하나의 상면에 제1접착제가 부착되고 상기 제1접착제의 외주면에 상기 다른 하나와 전기적으로 접촉되는 도전성 금속재가 도포되고, 상기 도전성 금속재와 대응된 상기 범프와 제2전극중 어느 하나를 접착시키는 제2접착제가 도포된 것을 특징으로 한다.
상기 목적을 달성하는 본 발명에 따른 집적회로 칩 구조체는,
소정패턴의 제1전극과 이 제1전극의 상면에 도전성 범프가 형성된 집적회로 칩과, 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 접착된 집적회로 칩 구조체에 있어서,
상기 범프는 제1접착제로 형성되고, 상기 제1접착제의 외주면에 도전성 금속재가 도포되고, 상기 도전성 금속재의 상면에 제2접착제가 도포된 채로 상기 집적회로 칩과 베이스가 상호 접합된 것을 특징으로 한다.
상기 본 발명의 특징에 의하면, 제1전극과 제2전극사이에 제1접착제를 채용함으로써, 압압되는 전극간의 응력발생을 방지한다. 따라서 전극의 균열 등의 손상을 방지한다. 또한 각 전극사이에만 접착제를 도포하여 접합함으로써 인접되는 전극간의 전기적 쇼트를 방지한다. 그리고 완충작용을 하는 제2접착제의 상면에 금속재를 도포함으로써, 대량되는 전극과 접합시 전도도를 향상시킨다.
이상과 같은 이점을 가지는 본 발명의 집적회로 칩 구조체는 인접되는 전극간의 피치가 미세하게 된 소형의 제품에 적용될 수 있는 효과를 가진다.
상기 목적을 달성하는 본 발명에 따른 집적회로 칩 실장방법은,
제1전극이 형성된 집적회로 칩을 제1전극에 대향되어 제2전극이 형성된 베이스에 접합시키는 집적회로 칩 실장방법에 있어서,
상기 제2전극의 상면에 제1접착제를 도포하는 단계와,
상기 제1접착제의 상면에 도전성 금속재를 상기 제2전극과 전기적으로 연결되도록 도포하는 단계와,
상지 제1전극과 도전성 금속재가 전기적으로 연결되도록 압압하여 접합하는 단계를 포함하여 된 것을 특징으로 한다.
상기 목적을 달성하는 본 발명에 따른 집적회로 칩 실장방법은,
소정패턴의 제1전극과 각 제1전극의 상면에 범프가 형성된 집적회로 칩과 제1전극과 전기적으로 연결되도록 대향되어 제2전극이 형성된 베이스를 접합하는 집적회로 칩 실장방법에있어서,
상기 제2전극의 상면에 제1접착제를 도포하는 단계와,
상기 제1접착제의 상면에 도전성 금속재를 상기 제2전극과 전기적으로 연결되도록 도포하는 단계와,
상기 범프와 상기 도전성 금속재가 전기적으로 연결되도록 압압하여 접합하는 단계를 포함하여 된 것을 특징으로 한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
제1실시예
본 발명에 따른 제1실시예의 집적회로 칩 구조체를 단면도로 나타낸 제2도를 참조하면, 집적회로 칩(30)의 일측에는 소정패턴의 제1전극(31)이 형성되어 있고, 이들 제1전극(31)에 대향되어 베이스(40)의 상면에는 제2전극(41)이 형성되어 있다.
그리고 상기 제2전극(41)의 상면에는 제1접착제(50)가 부착되고, 이 제1접착제(50)의 외주면에는 상기 제1전극(31)과 전기적으로 접촉되는 도전성 금속재(51)가 도포되어 있다. 이때 도전성 금속재(51)는 제2전극(41)과 전기적으로 연결된다. 그리고 상기 도전성 금속재(51)와 상기 제1전극(31)사이에는 제2접착제(52)가 도포된다. 이때 제2접착제(52)는 상기 집적회로 칩(30)과 베이스(40)의 압압으로 제2도에 도시된 바와 같이 제1전극(31)과 제2전극(41)의 측면으로 돌출된다. 따라서 제1,2전극(31)(41)은 상호 전기적으로 연결될 수 있다.
그리고 상기 제1접착제(50)는 탄성 중합체로 형성된다. 그리고 상기 제2접착제(52)는 비도전성 접착제 또는 도전성 접착제로 형성될 수 있다.
한편, 상기 제2접착제(52)는 비도전성 접착제와 도전성 금속가루를 혼합하여 형성될 수 있다. 이때 금속가루는 제1전극(31)과 도전성 금속재(51)를 전기적으로연결하여 전도도를 향상시켜준다.
여기서 상기 제2접착제(52)는 제3도에 도시된 바와 같이 집적회로 칩(30)과 베이스(40) 사이에 전체적으로 도포된 채로 상기 집적회로칩(30)과 베이스(40)를 접합시킬 수 있다.
이와 같이 구성된 집적회로 칩 구조체는 다음과 같은 실장방법으로 접합될 수 있다.
제8도의 (가) 내지 (아)를 참조하면, 먼지 집적회로 칩(30)과 베이스(40)의 상면에 제1전극(31)과 제2전극(41)을 증착에 의해서 형성한다(가). 그리고 제2전극(41)의 상면에 제1접착제(50)를 도포한 다음, 이 제1접착제(50)의 외주면에 도전성 금속재(51)를 도포한다.
여기서 제1접착제(50)는 다음과 같이 도포한다. 먼저 (나)에서와 같이 제2전극(41)이 형성된 베이스(40)에 포토레지스터(60)를 도포한다. 이어서 (다)에서와 같이 제2전극(41)의 상면 일부분이 노출되도록 포토레지스터를 노광한다. 이어서 (라)에서와 같이 노출된 제2전극(41)의 상면에 제1접착제(50)를 도포한다. 최종적으로 (마)에서와 같이 포토레지스터 (60)를 제거시킨다.
한편, 상기 도전성 금속재(51)는 증착으로 도포될 수 있다. 이때 증착단계는 다음과 같다. 먼저 (바)에서와 같이 제1접착제(50)가 도포된 베이스(40)에 소정패턴의 마스크(70)를 얹는다. 이 마스크(70)는 상기 제1접착제(50) 및 제2전극(41)의 상면만이 노출되도록 한 다수의 구멍 (71)을 가진다. 이어서 (사)에서와 같이 마스크(70), 제1접착제(50) 및 제2전극(41)의 상면에 도전성 금속재(50)를 증착시킨다.마지막으로 마스크를 분리해 낸다. 이와 같이 증착된 도전성 금속재(51)는 제2전극(41)과 전기적으로 연결된다. 따라서 제1접착제(50)는 도전성 또는 비도전성의 접착제가 사용될 수 있다. 그리고 이 제1접착제(50)는 탄성 중합체로 형성된다.
이어서 제1전극(31)과 도전성 금속재(51)가 전기적으로 연결되도록 접합한다. 이때 도전성 금속재(51)의 상면에 제2접착제(52)를 도포한 다음, 집적회로 칩(30)을 베이스(40)에 대해 압압한다. 그리하여 제2도에 도시된 바와 같이 제1전극(31)과 도전성 금속재(51)가 접합된다. 이때 압압에 의해서 제2접착제(52)는 제1전극(31) 및 도전성 금속재(51)의 측면으로 돌출되어 상호 접합시킨다. 여기서 제2접착제(52)는 접착제와 도전성 금속가루를 혼합하여 제조될 수 있다.
한편, 상기 제2접착제(52)는 제3도 및 제8도의 (아)(자)에 도시된 바와 같이 집적회로 칩(30)과 베이스(40)사이에 전체적으로 도포될 수 있다. 이때 제2접착제(52)는 비도전성의 탄성 중합체를 사용하는 것이 바람직하다.
제2실시예
본 발명에 따른 제2실시예의 집적회로 칩 구조체를 단면도로 나타낸 제4도를 참조하면, 집적회로 칩(30)의 일측에는 소정패턴의 제1전극(31)과 범프(bump:32)가 적층 형성되어 있고, 이들 범프(32)에 대향되어 베이스(40)의 상면에는 제2전극(41)이 형성되어 있다.
그리고 상기 제2전극(41)의 상면에는 제1접착제(50)가 부착되고, 이 제1접착제(50)의 외주면에는 상기 범프(32)와 전기적으로 접촉되는 도전성 금속재(51)가도포되어 있다. 이때 도전성 금속재(51)는 제2전극(41)과 전기적으로 연결된다. 그리고 상기 도전성 금속재(51)와 상기 범프(32)사이에는 제2접착제(52)가 도포된다. 이때 제2접착제(52)는 상기 집적회로 칩(30)과 베이스(40)의 압압으로 범프(32)와 제2전극(41)의 측면으로 돌출된다. 따라서 범프(32)와 제2전극(41)은 상호 전기적으로 연결될 수 있다.
그리고 상기 제1접착제(31)는 탄성 중합체로 형성된다. 그리고 상기 제2접착제(52)는 비도전성 접착제 또는 도전성 접착제로 형성될 수 있다.
한편, 상기 제2접착제(52)는 비도전성 접착제와 도전성 금속가루를 혼합하여 형성될 수 있다. 이때 금속가루는 범프(32)와 도전성 금속재(51)를 전기적으로 연결하여 전도도를 향상시켜준다.
여기서 상기 제2접착제(52)는 제5도에 도시된 바와 같이 집적회로 칩(30)과 베이스(40) 사이에 전체적으로 도포된 채로 상기 집적회로 칩(30)과 베이스(40)를 접합시킬 수 있다.
한편, 상기 범프(32)는 제6도 및 제7도에 도시된 바와 같이 도전성 접착제로 형성될 수 있다. 이때 상기 범프(32)는 탄성 중합체로 형성된다. 그리고 범프(32)의 외주면에 도전성 금속재(51)가 증착으로 도포된다. 그리고 제2전극(41)의 상면에 제2접착제(52)가 도포된다. 그리고 압압으로 도전성 금속재(51)와 제2전극(41)이 접합된다. 한편, 제2접착제(52)는 제7도에 도시된 바와 같이 집적회로 칩(30)과 베이스(40) 사이에 전체적으로 도포될 수 있다. 이때 제2접착제(52)는 비도전성으로 형성되는 것이 바람직하다. 그리고 제2접착제(52)는 비도전성의 접착제와 금속가루를 혼합하여 제조될 수 있다.
이와 같이 구성된 집적회로 칩 구조체는 상기 제1실시예의 실장방법과 같은 방법으로 실장될 수 있으므로 그 실장방법에 대해서는 설명을 생략하기로 한다.
이상에서 설명한 바와 같은 집적회로 칩 구조체 및 그 실장방법은 다음과 같은 이점을 가진다.
첫째, 제1전극(31)과 제2전극(41)사이에 탄성 중합체로 된 제1접착제(5)를 채용함으로써, 압압되는 전극간의 응력발생을 방지한다. 따라서 전극의 균열 등의 손상을 방지한다.
둘째, 각 전극사이에만 접착제를 도포하여 접합함으로써 인접되는 전극간의 전기적 쇼트를 방지한다.
셋째, 완충작용을 하는 제2접착제의 상면에 금속재를 도포함으로써 대향되는 전극과 접합시 전도도를 향상시킨다.
이상과 같은 이점을 가지는 본 발명의 집적회로 칩 구조체 및 그 실장방법은 인접되는 전극간의 피치가 미세하게 된 소형의 제품에 적용될 수 있는 효과를 가진다.
제1도는 종래 집적회로 칩의 실장 구조체를 나타낸 단면도,
제2도 및 제3도는 본 발명에 따른 집적회로 칩의 실장 구조체를 나타낸 제1실시예의 단면도,
제4도 및 제5도는 본 발명에 따른 집적회로 칩의 실장구조체를 나타낸 제2실시예의 단면도,
제6도 및 제7도는 본 발명에 따른 실장 구조체의 또 다른 실시예를 나타낸 단면도,
제8도의 (가) 내지(자)는 본 발명에 따른 구조체의 실장 방법을 나타낸 공정도이다.
* 도면의 주요부분에 대한 부호의 설명
30...집적회로 칩 31... 제 1전극
32...범프 40... 베이스
41...제2전극 50...제1접착제
51... 도전성 금속제 52...제2접착제
60... 포토레지스터 70...마스크

Claims (25)

  1. 소정패턴의 제1전극이 형성된 집적회로 칩과 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 전기적으로 연결되도록 접합된 집적회로 칩 구조체에 있어서,
    상기 제1전극과 제2전극중 어느 한 전극의 상면에 탄성 중합체로 된 제1접착제가 부착되고, 상기 제1접착제의 외주면에 상기 다른 전극과 전기적으로 접촉되는 도전성 금속재가 도포되고, 상기 도전성 금속재와 상기 다른 전극을 접착시키는 비도전성 접착제와 도전성 금속가루가 혼합되어 이루어진 제2접착제가 도포된 것을 특징으로 하는 집적회로 칩 구조체.
  2. 제1항에 있어서,
    상기 제2접착제는 집적회로 칩과 베이스 사이에 전체적으로 도포된 채로 상기 집적회로 칩과 베이스를 접합하도록 한 것을 특징으로 하는 집적회로 칩 구조체.
  3. 제1항에 있어서,
    상기 제2접착제는 상기 금속재와 이와 대향된 전극사이에만 도포된 것을 특징으로 하는 집적회로 칩 구조체.
  4. 소정패턴의 제1전극과 이 제1전극의 상면에 도전성 범프가 형성된 집적회로 칩과, 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 접착된 집적회로 칩 구조체에 있어서,
    상기 범프와 제2전극중 어느 하나의 상면에 탄성 중합체로 된 제1접착제가 부착되고, 상기 제1접착제의 외주면에 상기 다른 하나와 전기적으로 접촉되는 도전성 금속재가 도포되고, 상기 도전성 금속재와 대응된 상기 범프와 제2전극중 어느 하나를 접착시키는 비도전성 접착제와 도전성 금속가루가 혼합되어 이루어진 제2접착제가 도포된 것을 특징으로 하는 집적회로 칩 구조체.
  5. 제4항에 있어서,
    상기 제2접착제는 집적회로 칩과 베이스 사이에 전체적으로 도포된 채로 상기 집적회로 칩과 베이스를 접합하도록 한 것을 특징으로 하는 집적회로 칩 구조체.
  6. 제4항에 있어서,
    상기 제2접착제는 상기 금속재와 이와 대향된 전극 또는 범프 사이에만 도포된 것을 특징으로 하는 집적회로 칩 구조체.
  7. 소정패턴의 제1전극과 이 제1전극의 상면에 도전성 범프가 형성된 집적회로 칩과, 제1전극에 대응하여 제2전극이 형성된 베이스가 상호 접착된 집적회로 칩 구조체에 있어서,
    상기 범프는 탄성 중합체로 된 제1접착제로 형성되고, 상기 제1접착제의 외주면에 도전성 금속재가 도포되고, 상기 도전성 금속재의 상면에 비도전성 접착제와 도전성 금속 가루가 혼합되어 된 제2접착제가 도포된 채로 상기 집적회로 칩과 베이스가 상호 접합된 것을 특징으로 하는 집적회로 칩 구조체.
  8. 제7항에 있어서,
    상기 제2접착제는 집적회로 칩과 베이스 사이에 전체적으로 도포된 채로 상기 집적회로 칩과 베이스를 접합하도록 한 것을 특징으로 하는 집적회로 칩 구조체.
  9. 제7항에 있어서,
    상기 제2접착제는 상기 금속재와 이와 대향된 전극 또는 범프 사이에만 도포된 것을 특징으로 하는 집적회로 칩 구조체.
  10. 제7항 또는 제9항에 있어서,
    상기 범프는 탄성 중합체로 형성된 것을 특징으로 하는 집적회로 칩 구조체.
  11. 제1전극이 형성된 집적회로 칩을 제1전극에 대향되어 제2전극이 형성된 베이스에 접합시키는 집적회로 칩 실장방법에 있어서,
    상기 제2전극의 상면에 탄성 중합체로 형성된 제1접착제를 도포하는 단계와,
    상기 제1접착제의 상면에 도전성 금속재를 상기 제2전극과 전기적으로 연결되도록 도포하는 단계와,
    상기 제1전극과 도전성 금속재가 전기적으로 연결되도록 상기 도전성 금속재의 상면에 비도전성의 탄성 중합체로 형성된 제 2 접착제를 도포하고 압압하여 접합하는 단계를 포함하여 된 것을 특징으로 하는 집적회로 칩 실장방법.
  12. 제11항에 있어서,
    상기 제1접착제를 도포하는 단계는 상기 제2전극이 형성된 베이스 상면에 포토레지스터를 도포하고, 상기 제2전극의 일부분이 노출되도록 노광시킨 다음, 노출된 제2전극의 상면에 제1접착제를 도포하는 것을 특징으로 하는 집적회로 칩 실장방법.
  13. 제11항 또는 제12항에 있어서,
    상기 제1접착제는 도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  14. 제11항 또는 제12항에 있어서,
    상기 제1접착제는 비도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  15. 제11항에 있어서,
    상기 도전성 금속재의 도포단계에서 상기 도전성 금속재는 증착으로 도포되는 것을 특징으로 하는 집적회로 칩 실장방법.
  16. 제11항에 있어서,
    상기 접합단계는 상기 집적회로 칩과 베이스 사이에 제 2 접착제를 더 충전시킨 채로 접합하는 것을 특징으로 하는 집적회로 칩 실장방법.
  17. 소정패턴의 제1전극과 각 제1전극의 상면에 범프가 형성된 집적회로 칩과 제1전극과 전기적으로 연결되도록 대향되어 제2전극이 형성된 베이스를 접합하는 집적회로 칩 실장방법에있어서,
    상기 제2전극의 상면에 탄성 중합체로 형성된 제1접착제를 도포하는 단계와,
    상기 제1접착제의 상면에 도전성 금속재를 상기 제2전극과 전기적으로 연결되도록 도포하는 단계와,
    상기 범프와 상기 도전성 금속재가 전기적으로 연결되도록 탄성중합체로 형성된 제 2 접착제를 상기 도전성 금속재의 상면에 도포하고 압압하여 접합하는 단계를 포함하여 된 것을 특징으로 하는 집적회로 칩 실장방법.
  18. 제17항에 있어서,
    상기 제1접착제를 도포하는 단계는 상기 제2전극이 형성된 베이스 상면에 포토레지스터를 도포하고, 상기 제2전극의 일부분이 노출되도록 노광시킨 다음, 노출된 제2전극의 상면에 제1접착제를 도포하는 것을 특징으로 하는 집적회로 칩 실장방법.
  19. 제17항 또는 제18항에 있어서,
    상기 제1접착제는 도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  20. 제17항 또는 제18항에 있어서,
    상기 제1접착제는 비도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  21. 제17항에 있어서,
    상기 도전성 금속재의 도포단계에서 상기 도전성 금속재는 증착으로 도포되는 것을 특징으로 하는 집적회로 칩 실장방법.
  22. 제17항에 있어서,
    상기 접합 단계는 상기 집적 회로 칩과 베이스 사이에 제 2 접착제를 더 충전시킨 채로 접합하는 것을 특징으로 하는 집적 회로 칩 실장 방법.
  23. 제17항에 있어서,
    상기 제2접착제는 도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  24. 제17항에 있어서,
    상기 제2접착제는 비도전성의 탄성 중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
  25. 제17항에 있어서,
    상기 범프는 도전성 탄성중합체로 형성되는 것을 특징으로 하는 집적회로 칩 실장방법.
KR1019940038300A 1994-12-28 1994-12-28 집적회로칩의실장구조체및그실장방법 KR100349896B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940038300A KR100349896B1 (ko) 1994-12-28 1994-12-28 집적회로칩의실장구조체및그실장방법
JP7228094A JPH08203961A (ja) 1994-12-28 1995-09-05 集積回路チップの構造体及びその実装方法
US08/532,984 US5625230A (en) 1994-12-28 1995-09-22 Integrated circuit chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038300A KR100349896B1 (ko) 1994-12-28 1994-12-28 집적회로칩의실장구조체및그실장방법

Publications (2)

Publication Number Publication Date
KR960026672A KR960026672A (ko) 1996-07-22
KR100349896B1 true KR100349896B1 (ko) 2002-12-26

Family

ID=19404560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038300A KR100349896B1 (ko) 1994-12-28 1994-12-28 집적회로칩의실장구조체및그실장방법

Country Status (3)

Country Link
US (1) US5625230A (ko)
JP (1) JPH08203961A (ko)
KR (1) KR100349896B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
KR100418743B1 (ko) * 1996-07-12 2004-02-18 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
KR100544033B1 (ko) 1996-09-30 2006-01-23 지멘스 악티엔게젤샤프트 샌드위치 구조의 마이크로 전자 부품
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
TW453137B (en) 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US20090174423A1 (en) * 2004-07-21 2009-07-09 Klaerner Peter J Bond Reinforcement Layer for Probe Test Cards
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US8581403B2 (en) 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
US8533853B2 (en) 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521519A (ja) * 1991-07-16 1993-01-29 Sharp Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521519A (ja) * 1991-07-16 1993-01-29 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
US5625230A (en) 1997-04-29
KR960026672A (ko) 1996-07-22
JPH08203961A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
KR100349896B1 (ko) 집적회로칩의실장구조체및그실장방법
US5984691A (en) Flexible circuitized interposer with apertured member and method for making same
US5624268A (en) Electrical connectors using anisotropic conductive films
JPH0682521A (ja) 電子デバイスの試験方法
US4466181A (en) Method for mounting conjoined devices
JPH10209210A (ja) 半導体装置及びその製造方法並びにその検査方法
JPS63150930A (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
JPH02133936A (ja) 半導体装置
JPH03190238A (ja) 半導体チップおよびそれを用いた実装構造体
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP3446608B2 (ja) 半導体ユニット
JPH09297154A (ja) 半導体ウエハの検査方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH0433348A (ja) 半導体装置
JP3627895B2 (ja) 配線板
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
JP2959215B2 (ja) 電子部品およびその実装方法
JPH11224915A (ja) 半導体接続用基板
JP2001174507A (ja) パッケージ評価用の異方性導電シート及びそれを用いた評価方法
JP2001144405A (ja) 実装基板
JPH02135763A (ja) 半導体装置
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH08186150A (ja) 集積回路チップの実装構造体及びその実装方法
JPH05335311A (ja) フリップチップ半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee