JP3627895B2 - 配線板 - Google Patents
配線板 Download PDFInfo
- Publication number
- JP3627895B2 JP3627895B2 JP31879697A JP31879697A JP3627895B2 JP 3627895 B2 JP3627895 B2 JP 3627895B2 JP 31879697 A JP31879697 A JP 31879697A JP 31879697 A JP31879697 A JP 31879697A JP 3627895 B2 JP3627895 B2 JP 3627895B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor chip
- mounting
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線板に関し、例えば半導体チツプをフリツプチツプ実装するプリント配線板に適用して好適なものである。
【０００２】
【従来の技術】
従来、半導体チツプをベアでプリント配線板上に実装する実装方法の１つとしてフリツプチツプ実装法がある。
【０００３】
フリツプチツプ実装法は、図４（Ａ）に示すように、半導体チツプ１の回路面に設けられた各電極（以下、パツドと呼ぶ）２上にそれぞれ突起電極であるバンプ３を形成し、これら各バンプ３を図４（Ｂ）のようにフエースダウンでそれぞれプリント配線板４の対応する電極（以下、ランドと呼ぶ）５Ａと接合する実装方法であり、半導体チツプ１を高密度で実装できる利点を有している。
【０００４】
そしてこのようなフリツプチツプ実装法に対応したプリント配線板４では、例えば図５に示すように、半導体チツプ１の各バンプ３にそれぞれ対応させて、当該半導体チツプ１の回路面の対応する辺と垂直な方向に引き出すように各配線ライン５Ｂが形成されると共に、これら各配線ライン５Ｂの延長上に各ランド５Ａがそれぞれ形成されていた。
【０００５】
【発明が解決しようとする課題】
ところでフリツプチツプ実装法において、半導体チツプ１の各バンプ３とプリント配線板４の対応するランド５Ａとを接合する接合方法の１つとして、半導体チツプ１の各バンプ３をプリント配線板４の対応するランド５Ａ上に加熱及び加圧により圧着させる方法がある。
【０００６】
ところがこの接合方法によると、半導体チツプ１を加熱及び加圧したときに図４（Ｂ）のプリント配線板４のランド５Ａが当該半導体チツプ１のバンプ３から受ける圧力によつて窪むことがあつた。
【０００７】
そしてこのようにプリント配線板４のランド５Ａが窪んだ場合、当該プリント配線板４上に実装されている第１の半導体チツプ１を新たな第２の半導体チツプ１と交換（リペア）するリペア作業では、通常、第２の半導体チツプ１が第１の半導体チツプ１とほぼ同じ位置に位置決めされて実装されるために、第２の半導体チツプ１の各バンプ３がプリント配線板４の対応するランド５Ａにおける窪んだ部位と同じ又はほぼ同じ部位上に位置し、この結果この第２の半導体チツプ１の各バンプ３を確実にプリント配線板４の対応するランド５Ａと接合し得なくなることがあつた。そしてこのことは、リペア実装時における実装の信頼性が低くなることを意味する。
【０００８】
本発明は以上の点を考慮してなされたもので、リペア実装時における実装の信頼性を向上させ得る配線板を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成された配線板において、各電極を互いに平行に形成すると共に、各電極の長さを、それぞれ表面実装型電子部品の突起電極のうち、電極と接触する先端部分の直径の２倍以上の大きさに選定するようにした。
【００１０】
この結果このプリント配線板では、表面実装型電子部品をリペア実装する場合、元の表面実装型電子部品が実装されていた位置から当該表面実装型電子部品の各電極と平行な方向にずらして実装することができ、従つて例えば元の表面実装型電子部品を実装する際に電極に窪みが形成された場合においても、当該窪みの一部又は全部を避けて表面実装型電子部品の各突起電極を対応する電極と接合することができる。
【００１１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１２】
図１（Ａ）及び（Ｂ）において、１０は全体として本実施の形態によるプリント配線板を示し、絶縁基板１１の一面１１Ａ上に、実装対象の半導体チツプ１（図４（Ａ））の各バンプ３とそれぞれ対応させて導体材料からなる複数のランド１２Ａが形成されると共に、これら各ランド１２Ａのうちの対応するランド１２Ａと導通するように複数の配線ライン１２Ｂが形成されている。
【００１３】
この場合各配線ライン１２Ｂは、図２（Ａ）に示すように、それぞれ実装される半導体チツプ１の回路面の対応する辺と垂直な方向（矢印ｘ方向又は矢印ｙ方向）に引き出すように形成されており、また各ランド１２Ａはそれぞれ対応する配線ライン１２Ｂに対して例えば４５〔°〕の配線角度θがつけられることにより互いに平行に形成されている。
【００１４】
これによりこのプリント配線板１０では、半導体チツプ１の実装位置を、図２（Ｂ）において破線で示す位置（半導体チツプ１の回路面の隣接する２辺に沿つて形成された各バンプ３がそれぞれプリント配線板１０の対応するランド１２Ａの矢印ｃ方向の後端部と対向する位置）から、図２（Ｂ）において実線で示す位置（半導体チツプ１の回路面の隣接する２辺に沿つて形成された各バンプ３がそれぞれプリント配線板１０の対応するランド１２Ａの矢印ｃ方向の前端部と対向する位置）までの矢印ｃ方向の範囲内において自由に選定し得るようになされている。
【００１５】
またこのときプリント配線板１０の各ランド１２Ａの矢印ｃ方向の長さは、実装対象の半導体チツプ１のパツド２上に形成されるバンプ３の直径の２倍以上の大きさに選定されている。
【００１６】
これによりこのプリント配線板１０では、通常時、図２（Ｂ）において破線で示す位置に第１の半導体チツプ１をフリツプチツプ実装し、当該第１の半導体チツプ１をリペアする必要があるときには、同図において実線で示す位置に第２の半導体チツプ１′をリペア実装するように第１及び第２の半導体チツプ１、１′の実装位置を選定することによつて、図３のように第２の半導体チツプ１′を、その各バンプ３′をプリント配線板１０の対応するランド１２Ａに形成された窪み１２ＡＸを避けて当該ランド１２Ａと接合するようにプリント配線板１０上に実装することができるようになされている。
【００１７】
以上の構成において、このプリント配線板１０上に実装された第１の半導体チツプ１を第２の半導体チツプ１′に交換する場合、当該プリント配線板１０上から第１の半導体チツプ１を除去した後、第２の半導体チツプ１′を、第１の半導体チツプ１′の実装位置から矢印ｃ方向に少なくともバンプ３の直径よりも大きい距離だけ離れた位置に平行移動した状態に位置決めして実装する。
【００１８】
この結果このプリント配線板１０では、第１の半導体チツプ１のバンプ３によつて形成された窪み１２ＡＸを確実に避けて、第２の半導体チツプ１′の各バンプ３′をそれぞれ対応するランド１２Ａと接合することができる。
【００１９】
従つてこのプリント配線板１０では、リペア実装時における半導体チツプ１の各バンプ３と、プリント配線板１０の対応するランド１２Ａとの間の接続不良の発生を未然にかつ確実に回避することができる。
【００２０】
以上の構成によれば、プリント配線板１０において、半導体チツプ１の各バンプ３とそれぞれ対応する各ランド１２Ａを互いに平行に形成するようにしたことにより、当該半導体チツプ１の実装位置に矢印ｃ方向の範囲をもたせることができる。かくするにつきプリント配線板１０の対応するランド１２Ａとの間の接続不良の発生を未然にかつ確実に回避することができ、かくしてリペア実装時における実装の信頼性を向上させ得るプリント配線板を実現できる。
【００２１】
なお上述の実施の形態においては、本発明を半導体チツプ１をフリツプチツプ実装するプリント配線板１０に適用するようにした場合について述べたが、本発明はこれに限らず、要は、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成され、当該表面実装型電子部品が圧力をかけて実装されるこの他種々の配線板に広く適用することがきる。
【００２２】
また上述の実施の形態においては、本発明を単層のプリント配線板１０に適用するようにした場合について述べたが、本発明はこれに限らず、多層の配線板にも広く適用することができる。
【００２３】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａの長さを半導体チツプ１の各バンプ３の直径の２倍以上の長さに形成するようにした場合について述べたが、本発明はこれに限らず、この他種々の長さを広く適用することができる。
【００２４】
ただしこの場合、プリント配線板１０の各ランド１２Ａの長さを、半導体チツプ１の各バンプ３のうち、プリント配線板１０の各ランド１２Ａと接触する先端部分の径の２倍よりも長く選定することによつて、プリント配線板１０の各ランド１２Ａに形成された窪みを確実に避けて半導体チツプ１の各バンプ３を当該プリント配線板１０の対応するランド１２Ａと接合することができるため、その分リペア実装の信頼性を確実に向上させることができる。
【００２５】
またプリント配線板１０の各ランド１２Ａの長さを、半導体チツプ１の各バンプ３のうち、プリント配線板１０の各ランド１２Ａと接触する先端部分の径の２倍よりも極僅かに短く選定した場合においても、プリント配線板１０の各ランド１２Ａに形成された窪みのほとんどを避けて半導体チツプ１の各バンプ３を当該プリント配線板１０の対応するランド１２Ａと接合することができるため、リペア実装の信頼性をある程度向上させることができる。
【００２６】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａにそれぞれ対応する配線ライン１２Ｂに対して例えば４５〔°〕の配線角度θをつけるようにした場合について述べたが、本発明はこれに限らず、配線角度θとしてはこの他種々の値を広く適用できる。ただしこの実施の形態のように配線角度を４５〔°〕とすることによつて、四方を囲むランド１２Ａ間の干渉を少なくできる利点がある。
【００２７】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａに配線角度θをつけるようにした場合について述べたが、本発明はこれに限らず、各ランド１２Ａと共に各配線ライン１２Ｂをも矢印ｃ方向に引き出すように形成（すなわち各配線ライン１２Ｂを対応するランド１２Ａの延長方向に引き出すように形成）するようにしても良い。
【００２８】
【発明の効果】
上述のように本発明によれば、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成された配線板において、各電極を互いに平行に形成すると共に、各電極の長さを、それぞれ表面実装型電子部品の突起電極のうち、電極と接触する先端部分の直径の２倍以上の大きさに選定するようにしたことにより、表面実装型電子部品をリペア実装する場合、新たな表面実装型電子部品を元の表面実装型電子部品が実装されていた位置から配線板の各電極と平行な方向にずらした位置に実装することができる。かくするにつき元の表面実装型電子部品を実装する際に電極に窪みが形成された場合においても、当該窪みの一部又は全部を避けて表面実装型電子部品の各突起電極を対応する電極と接合することができ、かくしてリペア実装時における実装の信頼性を向上させ得る配線板を実現できる。
【図面の簡単な説明】
【図１】本実施の形態によるプリント配線板の構成を示す平面図及びそのＸ−Ｘ′端面図である。
【図２】本実施の形態によるプリント配線板への半導体チツプの実装位置の説明に供する平面図である。
【図３】本実施の形態によるプリント配線板へのリペア実装の説明に供する端面図である。
【図４】フリツプチツプ実装法の説明に供する端面図である。
【図５】従来のプリント配線板の説明に供する平面図である。
【符号の説明】
１……半導体チツプ、２……パツド、３……バンプ、１０……プリント配線板、１１……絶縁基板、１２Ａ……ランド、１２Ｂ……配線ライン。
【発明の属する技術分野】
本発明は配線板に関し、例えば半導体チツプをフリツプチツプ実装するプリント配線板に適用して好適なものである。
【０００２】
【従来の技術】
従来、半導体チツプをベアでプリント配線板上に実装する実装方法の１つとしてフリツプチツプ実装法がある。
【０００３】
フリツプチツプ実装法は、図４（Ａ）に示すように、半導体チツプ１の回路面に設けられた各電極（以下、パツドと呼ぶ）２上にそれぞれ突起電極であるバンプ３を形成し、これら各バンプ３を図４（Ｂ）のようにフエースダウンでそれぞれプリント配線板４の対応する電極（以下、ランドと呼ぶ）５Ａと接合する実装方法であり、半導体チツプ１を高密度で実装できる利点を有している。
【０００４】
そしてこのようなフリツプチツプ実装法に対応したプリント配線板４では、例えば図５に示すように、半導体チツプ１の各バンプ３にそれぞれ対応させて、当該半導体チツプ１の回路面の対応する辺と垂直な方向に引き出すように各配線ライン５Ｂが形成されると共に、これら各配線ライン５Ｂの延長上に各ランド５Ａがそれぞれ形成されていた。
【０００５】
【発明が解決しようとする課題】
ところでフリツプチツプ実装法において、半導体チツプ１の各バンプ３とプリント配線板４の対応するランド５Ａとを接合する接合方法の１つとして、半導体チツプ１の各バンプ３をプリント配線板４の対応するランド５Ａ上に加熱及び加圧により圧着させる方法がある。
【０００６】
ところがこの接合方法によると、半導体チツプ１を加熱及び加圧したときに図４（Ｂ）のプリント配線板４のランド５Ａが当該半導体チツプ１のバンプ３から受ける圧力によつて窪むことがあつた。
【０００７】
そしてこのようにプリント配線板４のランド５Ａが窪んだ場合、当該プリント配線板４上に実装されている第１の半導体チツプ１を新たな第２の半導体チツプ１と交換（リペア）するリペア作業では、通常、第２の半導体チツプ１が第１の半導体チツプ１とほぼ同じ位置に位置決めされて実装されるために、第２の半導体チツプ１の各バンプ３がプリント配線板４の対応するランド５Ａにおける窪んだ部位と同じ又はほぼ同じ部位上に位置し、この結果この第２の半導体チツプ１の各バンプ３を確実にプリント配線板４の対応するランド５Ａと接合し得なくなることがあつた。そしてこのことは、リペア実装時における実装の信頼性が低くなることを意味する。
【０００８】
本発明は以上の点を考慮してなされたもので、リペア実装時における実装の信頼性を向上させ得る配線板を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成された配線板において、各電極を互いに平行に形成すると共に、各電極の長さを、それぞれ表面実装型電子部品の突起電極のうち、電極と接触する先端部分の直径の２倍以上の大きさに選定するようにした。
【００１０】
この結果このプリント配線板では、表面実装型電子部品をリペア実装する場合、元の表面実装型電子部品が実装されていた位置から当該表面実装型電子部品の各電極と平行な方向にずらして実装することができ、従つて例えば元の表面実装型電子部品を実装する際に電極に窪みが形成された場合においても、当該窪みの一部又は全部を避けて表面実装型電子部品の各突起電極を対応する電極と接合することができる。
【００１１】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１２】
図１（Ａ）及び（Ｂ）において、１０は全体として本実施の形態によるプリント配線板を示し、絶縁基板１１の一面１１Ａ上に、実装対象の半導体チツプ１（図４（Ａ））の各バンプ３とそれぞれ対応させて導体材料からなる複数のランド１２Ａが形成されると共に、これら各ランド１２Ａのうちの対応するランド１２Ａと導通するように複数の配線ライン１２Ｂが形成されている。
【００１３】
この場合各配線ライン１２Ｂは、図２（Ａ）に示すように、それぞれ実装される半導体チツプ１の回路面の対応する辺と垂直な方向（矢印ｘ方向又は矢印ｙ方向）に引き出すように形成されており、また各ランド１２Ａはそれぞれ対応する配線ライン１２Ｂに対して例えば４５〔°〕の配線角度θがつけられることにより互いに平行に形成されている。
【００１４】
これによりこのプリント配線板１０では、半導体チツプ１の実装位置を、図２（Ｂ）において破線で示す位置（半導体チツプ１の回路面の隣接する２辺に沿つて形成された各バンプ３がそれぞれプリント配線板１０の対応するランド１２Ａの矢印ｃ方向の後端部と対向する位置）から、図２（Ｂ）において実線で示す位置（半導体チツプ１の回路面の隣接する２辺に沿つて形成された各バンプ３がそれぞれプリント配線板１０の対応するランド１２Ａの矢印ｃ方向の前端部と対向する位置）までの矢印ｃ方向の範囲内において自由に選定し得るようになされている。
【００１５】
またこのときプリント配線板１０の各ランド１２Ａの矢印ｃ方向の長さは、実装対象の半導体チツプ１のパツド２上に形成されるバンプ３の直径の２倍以上の大きさに選定されている。
【００１６】
これによりこのプリント配線板１０では、通常時、図２（Ｂ）において破線で示す位置に第１の半導体チツプ１をフリツプチツプ実装し、当該第１の半導体チツプ１をリペアする必要があるときには、同図において実線で示す位置に第２の半導体チツプ１′をリペア実装するように第１及び第２の半導体チツプ１、１′の実装位置を選定することによつて、図３のように第２の半導体チツプ１′を、その各バンプ３′をプリント配線板１０の対応するランド１２Ａに形成された窪み１２ＡＸを避けて当該ランド１２Ａと接合するようにプリント配線板１０上に実装することができるようになされている。
【００１７】
以上の構成において、このプリント配線板１０上に実装された第１の半導体チツプ１を第２の半導体チツプ１′に交換する場合、当該プリント配線板１０上から第１の半導体チツプ１を除去した後、第２の半導体チツプ１′を、第１の半導体チツプ１′の実装位置から矢印ｃ方向に少なくともバンプ３の直径よりも大きい距離だけ離れた位置に平行移動した状態に位置決めして実装する。
【００１８】
この結果このプリント配線板１０では、第１の半導体チツプ１のバンプ３によつて形成された窪み１２ＡＸを確実に避けて、第２の半導体チツプ１′の各バンプ３′をそれぞれ対応するランド１２Ａと接合することができる。
【００１９】
従つてこのプリント配線板１０では、リペア実装時における半導体チツプ１の各バンプ３と、プリント配線板１０の対応するランド１２Ａとの間の接続不良の発生を未然にかつ確実に回避することができる。
【００２０】
以上の構成によれば、プリント配線板１０において、半導体チツプ１の各バンプ３とそれぞれ対応する各ランド１２Ａを互いに平行に形成するようにしたことにより、当該半導体チツプ１の実装位置に矢印ｃ方向の範囲をもたせることができる。かくするにつきプリント配線板１０の対応するランド１２Ａとの間の接続不良の発生を未然にかつ確実に回避することができ、かくしてリペア実装時における実装の信頼性を向上させ得るプリント配線板を実現できる。
【００２１】
なお上述の実施の形態においては、本発明を半導体チツプ１をフリツプチツプ実装するプリント配線板１０に適用するようにした場合について述べたが、本発明はこれに限らず、要は、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成され、当該表面実装型電子部品が圧力をかけて実装されるこの他種々の配線板に広く適用することがきる。
【００２２】
また上述の実施の形態においては、本発明を単層のプリント配線板１０に適用するようにした場合について述べたが、本発明はこれに限らず、多層の配線板にも広く適用することができる。
【００２３】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａの長さを半導体チツプ１の各バンプ３の直径の２倍以上の長さに形成するようにした場合について述べたが、本発明はこれに限らず、この他種々の長さを広く適用することができる。
【００２４】
ただしこの場合、プリント配線板１０の各ランド１２Ａの長さを、半導体チツプ１の各バンプ３のうち、プリント配線板１０の各ランド１２Ａと接触する先端部分の径の２倍よりも長く選定することによつて、プリント配線板１０の各ランド１２Ａに形成された窪みを確実に避けて半導体チツプ１の各バンプ３を当該プリント配線板１０の対応するランド１２Ａと接合することができるため、その分リペア実装の信頼性を確実に向上させることができる。
【００２５】
またプリント配線板１０の各ランド１２Ａの長さを、半導体チツプ１の各バンプ３のうち、プリント配線板１０の各ランド１２Ａと接触する先端部分の径の２倍よりも極僅かに短く選定した場合においても、プリント配線板１０の各ランド１２Ａに形成された窪みのほとんどを避けて半導体チツプ１の各バンプ３を当該プリント配線板１０の対応するランド１２Ａと接合することができるため、リペア実装の信頼性をある程度向上させることができる。
【００２６】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａにそれぞれ対応する配線ライン１２Ｂに対して例えば４５〔°〕の配線角度θをつけるようにした場合について述べたが、本発明はこれに限らず、配線角度θとしてはこの他種々の値を広く適用できる。ただしこの実施の形態のように配線角度を４５〔°〕とすることによつて、四方を囲むランド１２Ａ間の干渉を少なくできる利点がある。
【００２７】
さらに上述の実施の形態においては、プリント配線板１０の各ランド１２Ａに配線角度θをつけるようにした場合について述べたが、本発明はこれに限らず、各ランド１２Ａと共に各配線ライン１２Ｂをも矢印ｃ方向に引き出すように形成（すなわち各配線ライン１２Ｂを対応するランド１２Ａの延長方向に引き出すように形成）するようにしても良い。
【００２８】
【発明の効果】
上述のように本発明によれば、表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成された配線板において、各電極を互いに平行に形成すると共に、各電極の長さを、それぞれ表面実装型電子部品の突起電極のうち、電極と接触する先端部分の直径の２倍以上の大きさに選定するようにしたことにより、表面実装型電子部品をリペア実装する場合、新たな表面実装型電子部品を元の表面実装型電子部品が実装されていた位置から配線板の各電極と平行な方向にずらした位置に実装することができる。かくするにつき元の表面実装型電子部品を実装する際に電極に窪みが形成された場合においても、当該窪みの一部又は全部を避けて表面実装型電子部品の各突起電極を対応する電極と接合することができ、かくしてリペア実装時における実装の信頼性を向上させ得る配線板を実現できる。
【図面の簡単な説明】
【図１】本実施の形態によるプリント配線板の構成を示す平面図及びそのＸ−Ｘ′端面図である。
【図２】本実施の形態によるプリント配線板への半導体チツプの実装位置の説明に供する平面図である。
【図３】本実施の形態によるプリント配線板へのリペア実装の説明に供する端面図である。
【図４】フリツプチツプ実装法の説明に供する端面図である。
【図５】従来のプリント配線板の説明に供する平面図である。
【符号の説明】
１……半導体チツプ、２……パツド、３……バンプ、１０……プリント配線板、１１……絶縁基板、１２Ａ……ランド、１２Ｂ……配線ライン。
Claims (1)
- 表面実装型電子部品の各突起電極にそれぞれ対応させて複数の電極が形成された配線板において、
各上記電極が互いに平行に形成され、
各上記電極の長さが、それぞれ上記表面実装型電子部品の上記突起電極のうち、上記電極と接触する先端部分の直径の２倍以上の大きさに選定された
ことを特徴とする配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31879697A JP3627895B2 (ja) | 1997-11-19 | 1997-11-19 | 配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31879697A JP3627895B2 (ja) | 1997-11-19 | 1997-11-19 | 配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150159A JPH11150159A (ja) | 1999-06-02 |
| JP3627895B2 true JP3627895B2 (ja) | 2005-03-09 |
Family
ID=18103049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31879697A Expired - Fee Related JP3627895B2 (ja) | 1997-11-19 | 1997-11-19 | 配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627895B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572465B2 (ja) * | 2000-12-15 | 2010-11-04 | 株式会社村田製作所 | 電子部品装置の製造方法 |
| JP2010010611A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | プリント回路板及び電子機器 |
-
1997
- 1997-11-19 JP JP31879697A patent/JP3627895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150159A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| JP3627895B2 (ja) | 配線板 | |
| JP2008288490A (ja) | チップ内蔵基板の製造方法 | |
| JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| US20060213058A1 (en) | Circuit board for surface-mount device to be mounted thereon | |
| WO2021060161A1 (ja) | モジュール | |
| JP2001291952A (ja) | 基板の設計方法および実装基板の製造方法ならびに実装基板 | |
| JP2005294615A (ja) | 配線基板 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JP4124518B2 (ja) | 電子ユニット | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JP3223592B2 (ja) | 基板上でのバンプ電極の形成方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP3727759B2 (ja) | Ｂｇａ型半導体装置のバンプ部構造 | |
| JP4343082B2 (ja) | 電子回路ユニット、及びその製造方法 | |
| JP2890376B2 (ja) | 回路装置 | |
| JPH09148721A (ja) | 表面実装部品用パッド | |
| JPH10199908A (ja) | 半導体装置およびその製造方法 | |
| JPH1187873A (ja) | 配線板及びその製造方法並びに半導体装置 | |
| JPH09330933A (ja) | 突起電極部の形成方法 | |
| JPH1187898A (ja) | チップ実装用配線板 | |
| JP2004022566A (ja) | 半導体装置とその製造方法 | |
| JP2000030768A (ja) | プリント基板の接続機構 | |
| JPH09139440A (ja) | チップスケールパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041202 |
|
| LAPS | Cancellation because of no payment of annual fees |