JPH0682521A - 電子デバイスの試験方法 - Google Patents

電子デバイスの試験方法

Info

Publication number
JPH0682521A
JPH0682521A JP4341045A JP34104592A JPH0682521A JP H0682521 A JPH0682521 A JP H0682521A JP 4341045 A JP4341045 A JP 4341045A JP 34104592 A JP34104592 A JP 34104592A JP H0682521 A JPH0682521 A JP H0682521A
Authority
JP
Japan
Prior art keywords
conductor
electronic device
anisotropic conductive
chip
ecpi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4341045A
Other languages
English (en)
Other versions
JP2735449B2 (ja
Inventor
David D C Chang
デーシー チャン デヴィッド
Jr Edward L Smith
エル．スミス，ジュニア エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0682521A publication Critical patent/JPH0682521A/ja
Application granted granted Critical
Publication of JP2735449B2 publication Critical patent/JP2735449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 集積回路（ＩＣ）チップ１０の試験方法を提
供する。 【構成】 本方法は、既知のフリップチップ法によりチ
ップ面のボンディングパッド１３上にはんだバンプ１４
を形成するステップを有する。はんだバンプの長さより
短い厚さのスペーサ部材２２の開口２５を通りはんだバ
ンプを挿入し、はんだバンプは開口から突出する。次に
試験固定器導電パッド上に配置された異方性導電材料層
１１上にはんだバンプを載置し、異方性導電層をＩＣチ
ップと試験固定器の間にサンドウィッチ状にはさむ。次
に集積回路チップのはんだバンプと試験固定器導体パッ
ド１７との間に電気的接触を形成するために、集積回路
チップを異方性導体材料に対し加圧する。次に電流を既
知のようにはんだバンプと異方性材料と試験固定器導体
パッドを通じて流し、チップの試験を実施する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路チップの試験方
法に係わり、特に集積回路デバイス上のはんだバンプと
試験固定器の導電パッドの間に電流を流す異方性導電材
料層を用いる前記方法に関する。
【０００２】
【従来の技術】ここで引用する下記３つの文献は、すべ
て電子デバイスを接続するのに異方性導電材料を用いる
ものである。ダブリュ・アール・ランバート（Ｗ．Ｒ．
Ｌａｍｂｅｒｔ）ら、論文題名“エラストマコネクタ−
属性、比較およびポテンシャル”、Ｐｒｏｃｅｅｄｉｎ
ｇｓ ｏｆ ｔｈｅ Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒ
ｏｎｉｃ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｐｒｏｄｕｃ
ｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ、第３巻、１５１２−
１５２６頁、１９９１年２月。
【０００３】ジェイ・エイ・フルトン（Ｊ．Ａ．Ｆｕｌ
ｔｏｎ）ら、論文題名“米国電話電信会社エラストマ導
電性ポリマー接続（ＥＣＰＩ）システムの利用と信頼
性”、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎｉｃｓ Ｐａ
ｃｋａｇｉｎｇ Ｃｏｎｆｅｒｅｎｃｅ、マールボロ、
マサチューセッツ、９３０−９４３頁、１９９０年９
月。およびランバートら、米国特許第４，８２０，３７
６号である。
【０００４】異方性導電材料は、その厚さ方向のみ電流
を通し、それに直交する方向には電流を通さない平坦シ
ート状材料である。前記引用文献では、次のエラストマ
導電性ポリマー接続（ＥＣＰＩ）材料として知られる特
定の種類の異方性導電材料が説明されている。それはエ
ラストママトリックス中に磁気的にカラム状に列に並べ
られた導電粒子の鎖を有し、厚さ方向のみすなわちＺ方
向のみに導電性を与えるものである。
【０００５】このような材料を用いて、試験されるデバ
イス上の導体アレイと試験固定器上の導体アレイとの間
に信頼性のある接続を形成できることが知られている。
試験される電子デバイスをＥＣＰＩ材料に対し通常機械
的に加圧して試験固定器の導体パッドと信頼性のある電
気的接続を形成する。次の文献は、フリップチップボン
ディングまたはフリップチップはんだ付けとして知られ
る集積回路チップをパッケージ化し接続する方法の従来
例を示すものである。
【０００６】それは、エイ・ピー・イングラハム（Ａ．
Ｐ．Ｉｎｇｒａｈａｍ）ら、論文題名“裸銅回路のフリ
ップチップはんだ付け”、Ｐｒｏｃｅｅｄｉｎｇｓ ｏ
ｆｔｈｅ Ｆｏｒｔｉｅｔｈ Ｅｌｅｃｔｒｏｎｉｃ
Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ
Ｃｏｎｆｅｒｅｎｃｅ、ラスベガス、ネバダ、３３３
−３３７頁、１９９０年５月、である。この方法では、
集積回路チップの終端はすべてチップの１つの面上に導
体パッドとしてあり、はんだバンプが各導体パッドに適
用される。
【０００７】次にチップは基板上に載置され、各はんだ
バンプが接続される回路の導体パッドと接触する。装置
を加熱してはんだをリフローし、それにより基板の導体
パッドに接着させるので、はんだバンプはこれ以後は電
気的接続と集積回路チップを基板に固定させるボンディ
ング部材の両方を構成するものである。集積回路のボン
ディングパッドにはんだバンプを適用するので、配置が
正確でない場合には誤動作の結果となるため、集積回路
チップを基板に永久的に結合させた後、通常集積回路チ
ップを試験する。
【０００８】しかし、この方法には次の欠点がある。そ
れは、チップが試験に不合格である場合、チップを取外
すことができるようにはんだバンプは再溶融されねばな
らず、そして残ったはんだを基板から取り清浄にして、
チップを取換える場合に橋かけや短絡回路を避けるよう
にしなければならない。残ったはんだを除去する方法の
従来例には、例えば、リュー（Ｌｉｕ）ら、米国特許第
４，９２３，５２１号がある。はんだバンプの適用後、
ただし永久的に基板にボンディングする前に集積回路チ
ップを試験できる方法があれば望ましいことである。こ
の目的のために、先にＥＣＰＩを用い、はんだバンプと
試験固定器の接触パッドの間に一時的に接続を付与する
方法を試みた。
【０００９】
【発明が解決しようとする課題】ところが、このように
直接ＥＣＰＩ材料を用いても不都合なことに信頼性のあ
る試験結果を与えることができないことが分った。電子
デバイス、特に１つの面上にはんだバンプのアレイを有
するフリップチップ集積回路デバイスを試験するさらに
よい方法が産業界ではひき続き望まれている。
【００１０】
【課題を解決するための手段】本発明の集積回路（Ｉ
Ｃ）チップの試験方法は次のステップを有するものであ
る。それは、ＩＣデバイスパッケージ化の知られたフリ
ップチップ法により、チップの第１の面上のボンディン
グパッドアレイの各々の上にはんだバンプを形成するス
テップを有する。各はんだバンプはスペーサ部材の開口
に挿入されるが、このスペーサ部材は各はんだバンプの
長さより短い厚さを有するもので、それにより各はんだ
バンプが開口を通り突出する。
【００１１】次にこのはんだバンプは異方性導電材料層
上に置かれるが、これはＩＣチップと試験固定器の間に
異方性導電層がサンドウィッチ状にはさまれるように試
験固定器導電パッドのアレイ上に配置される。次に集積
回路チップのはんだバンプと試験固定器導電パッドの間
に電気的接触を形成するように集積回路チップは異方性
導電材料に対して加圧される。次に電流をはんだバンプ
と異方性材料と試験固定器導電パッドを通じて既知の方
法で流してチップの試験を実施する。
【００１２】以下に詳述するように、スペーサ部材の使
用により異方性導電材料の近接する導電エレメントすな
わち導電カラム間に適切な絶縁分離を保持するように異
方性導電材料内の応力を分散するものである。スペーサ
部材のない場合、導電エレメントが湾曲してこれが異常
破壊や他の信頼性を損う問題点となることが見出され
た。
【００１３】
【実施例】図１は集積チップデバイス１０の試験方法を
示すが、これは前述のランバートらやフルトンらの論文
やランバートらの特許に記載の異方性導体として働くＥ
ＣＰＩ材料層１１を用いるものである。集積回路１０は
ボンディングパッド１３のアレイを有し、その各々の上
に、前述のイングラハムらの論文に記載の“フリップチ
ップ”ボンディングを実施するためのはんだバンプ１４
が形成された。ＥＣＰＩ材料１１は、導体パッド１７の
アレイを持つ基板１６を有する試験固定器上に配置され
る。
【００１４】はんだバンプ１４のアレイと導体パッド１
７の対応するアレイは前述のイグラハムらの論文に記載
の装置と一般的に同じように、導体のマトリックスアレ
イを各々形成する。ＥＣＰＩ材料１１の目的は、各はん
だバンプ１４と基板１６の導体パッド１７のアレイの対
応する相手との間に接続を一時的に供与するものであ
る。ＥＣＰＩ材料は、ポリマーマトリックス内に磁気的
に列に並べることができるようにする強磁性材料を持つ
導体のカラム１９のアレイを有する。
【００１５】すなわち、この導電カラムは次のように作
成される。それは、流動未硬化状態のポリマーを用い材
料中に磁場を作用させて粒子がカラム１９を形成し、こ
れはポリマーマトリックスを硬化させることにより適所
にそのまま固定され、ＥＣＰＩ材料１１を形成する。矢
印２０により模式的に示される圧縮力が図のように集積
回路１０に加えられ、導電カラム１９と良好な電気的接
触をするようにはんだバンプ１４を加圧する。図１に示
す装置では、経験上分ったことは信頼性に欠け、少くと
も細かいピッチを有する集積回路の試験に対して信頼性
に欠ける。
【００１６】すなわち、ボンディングパッドの中心間距
離が、約２００ミクロン（８ミル）の近接カラム１９間
距離を要するように十分に接近している場合、ＥＣＰＩ
材料は細かいピッチの材料と考えられる。各はんだバン
プ１４は約１００ミクロン（４ミル）の公称長さを有す
る。本発明者らは、その信頼性に欠ける理由を求めるた
めに図１の構造を解析し、はんだバンプ１４のＥＣＰＩ
材料への圧縮は、図示のように導電カラム１９に横方向
の力をおよぼすものと結論した。
【００１７】すなわち、加えられた力２０はＺ方向であ
るが、これはカラム１９に対しＸとＹの方向の力に変換
される。これは、細かいピッチの場合、いくつかの近接
カラムは湾曲されて２００ミクロン（８ミル）より近づ
き、これが色々な電圧における近接カラム１９間の不都
合な破壊となる。これら横方向の力の結果は図示のよう
に、はんだバンプ１４と直接接触するカラム１９Ａの
“湾曲”となる。
【００１８】図２は、この問題点が集積回路チップ１０
とＥＣＰＩ層１１の間にスペーサ部材２２を使用するこ
とにより解決されることを示す。このスペーサ部材２２
がＥＣＰＩ材料１１へのはんだバンプ１４の入り込みを
小さくし、近接はんだバンプ１４間のＥＣＰＩ層に加え
られる力を変換し、それによりＸとＹの方向の分力の生
成を小さくする。その結果、縦導体カラム１９の湾曲は
顕著に減少し、そのためはんだバンプ１４と導体パッド
１７の間の導電パスは信頼性のあるものとなる。
【００１９】従って、試験ソース２３からの電流は、集
積回路１０、はんだバンプ１４および導体カラム１９を
通り試験固定器の導体パッド１７に流れ、集積回路を通
る試験電流は信頼性のある読みとなる。またこのスペー
サはＥＣＰＩ層１１からチップ１０を守り、ＥＣＰＩ層
からの粒子によるチップ表面の汚染の可能性を除去す
る。前述のように、通常はんだバンプ１４はマトリック
スアレイに配置される。図３は、スペーサ部材２２に開
口２５が作られ、各開口ははんだバンプ１４の１つの位
置に対応することを示す。
【００２０】開口２５は、直径が通常約２５０ミクロン
（１０ミル）より小さく、各はんだバンプ１４が図２に
示すように開口を通り突出するのに十分のものである。
スペーサ部材２２は、色々な材料のいずれでもよく、例
えばポリイミドを用いて作成され、また開口２５の作成
も色々な方法のいずれでもよい。例えば開口の作成は、
フォトリソグラフィのマスキングとエッチングを用いて
もよく、またレーザドリルを用いてもよい。勿論開口の
間隔ははんだバンプの間隔を反映し、これは中心間が通
常３７５ミクロン（１５ミル）より小さいものである。
【００２１】図４は、スペーサ２２の厚さｔと動作中の
ＥＣＰＩ材料の圧縮部ｄとのはんだバンプ１４の長さＬ
の関係を示す。スペーサ２２には実質上圧縮のないもの
と仮定するが、これは本発明の動作に本質的に重要なも
のではない。圧縮下で各はんだバンプ１４が開口２５を
通り突出できるためには、厚さｔは長さＬより小さくな
ければならない。圧縮部ｄは良好な電気接触を得るのに
十分なものでなければならないが、図１に示すような可
成りの湾曲を生成するほど大きくあってはならない。
【００２２】通常、８ミルのピッチのＥＣＰＩ材料の場
合、Ｌは１００ミクロン（４ミル）、ｔは７５ミクロン
（３ミル）およびｄは２５ミクロン（１ミル）とするこ
とができる。長さＬに可成りの変動がある場合、厚さｔ
を若干薄めにして、各はんだバンプ１４の突出を確実に
することができる。知られているように、細かいピッチ
のＥＣＰＩ材料の作成の場合、注意深くふるい分けを行
って、導電粒子はすべて適当に小さくしなければならな
い。
【００２３】長さＬを含むはんだバンプの寸法は、フリ
ップチップボンディングの要件により通常求められる。
すなわち、試験後、はんだバンプを溶融、すなわち“リ
フロー”することによりＩＣチップは通常基板の回路に
永久的に結合され、回路の導体パッドにそれぞれ結合さ
れる。図２では、ＩＣボンディングパッド１３は通常約
０．８ミクロンの厚さであるのに対し、ボンディングパ
ッド１７は、１７ないし３５ミクロンの厚さを有するこ
とができる。
【００２４】本発明は、フリップチップ集積回路の試験
に特に有用であるが、図１に示すように導体などの突出
により導電カラムに横方向の力が加わるような電子デバ
イスではいずれの場合でも有用である。さらに本発明で
は、ＥＣＰＩ層以外の異方性導体、例えば層の厚さを横
切る金属ピンを用いて一方向性接続を与供する異方性導
体、を用いることともできる。以上の説明は、本発明の
一実施例に関するもので、この技術分野の当業者であれ
ば、本発明の種々の変形例が考え得るが、それらはいず
れも本発明の技術的範囲に包含される。
【００２５】
【発明の効果】以上述べたごとく、本発明により従来に
比べ信頼性のある集積回路チップの試験方法を提供する
ことができる。
【図面の簡単な説明】
【図１】集積回路のはんだバンプを試験固定器の導体パ
ッドに接続するＥＣＰＩ材料の使用を示す断面略図であ
る。
【図２】本発明の実施例のＥＣＰＩ材料の使用を示す断
面略図である。
【図３】図２に示すスペーサ部材の部分図である。
【図４】図２に示す実施例のスペーサ部材の厚さとはん
だバンプの長さの関係を示す略図である。
【符号の説明】
１０ 集積回路（ＩＣ）チップ １１ エラストマ導電性ポリマー接続（ＥＣＰＩ）材料
層 １３ ボンディングパッド １４ はんだバンプ １６ 基板 １７ 導電パッド １９ 導電カラム １９Ａ 導電カラム ２０ 力（矢印） ２２ スペーサ部材 ２３ 試験電流ソース ２５ 開口
フロントページの続き (72)発明者 デヴィッド デーシー チャン アメリカ合衆国 08648 ニュージャージ ー ロウレンスヴィル、ナサン ヘール アヴェニュー 724 (72)発明者 エドワード エル．スミス，ジュニア アメリカ合衆国 08648 ニュージャージ ー ロウレンスヴィル、メリオン プレー ス 46

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電子デバイスの１つの面上に突出導体を
    持つ電子デバイスの試験方法において、 スペーサ部材の開口に各導体を挿入するステップと、 ここで、スペーサ部材は各導体の長さより短い厚さを有
    し、それにより各導体を開口から突出させ、 試験固定器導電パッドのアレイ上に異方性導電材料層を
    配置し、異方性導電層上に電子デバイスを配置し、突出
    導体を異方性導電層と接触させる配置ステップと、 電子デバイスを異方性導電層に対して加圧し、それによ
    り電子デバイスの導体と試験固定器導電パッドの間に電
    気的接触を形成する加圧ステップと、 電子デバイスと、導体と、試験固定器導体パッドとを通
    る電流を流すステップを持つ電子デバイスを試験する試
    験ステップとを有することを特徴とする電子デバイスの
    １つの面上に突出導体を持つ電子デバイスの試験方法。
  2. 【請求項２】 異方性導電層は、エラストマ導電性ポリ
    マー接続（ＥＣＰＩと略称す）材料の層を有することを
    特徴とする請求項１に記載の方法。
  3. 【請求項３】 各導体の長さは、スペーサ部材の厚さと
    試験中のエラストマ導電性ポリマー接続（ＥＣＰＩ）の
    圧縮部との和にほぼ等しいことを特徴とする請求項２に
    記載の方法。
  4. 【請求項４】 導体は、約３７５ミクロン（１５ミル）
    より小さい中心間間隔を有するアレイを形成するはんだ
    バンプであることを特徴とする請求項１に記載の方法。
  5. 【請求項５】 スペーサ部材の各開口は、約２５０ミク
    ロン（１０ミル）より小さい直径を有することを特徴と
    する請求項１に記載の方法。
  6. 【請求項６】 電子デバイスは集積回路チップであり、 突出導体は、基板回路に対する集積回路のフリップチッ
    プボンディングに適する寸法を有するはんだバンプであ
    ることを特徴とする請求項１に記載の方法。
  7. 【請求項７】 各はんだバンプの長さは、スペーサ部材
    の厚さと異方性導電層の圧縮部との和にほぼ等しいこと
    を特徴とする請求項６に記載の方法。
  8. 【請求項８】 異方性導電層は、エラストマ導電性ポリ
    マー接続（ＥＣＰＩ）材料の層を有することを特徴とす
    る請求項７に記載の方法。
  9. 【請求項９】 はんだバンプは、約３７５ミクロン（１
    ５ミル）より小さい中心間間隔を有するマトリックスア
    レイを形成し、 エラストマ導電性ポリマー接続（ＥＣＰＩ）は、約２０
    ０ミクロン（８ミル）のピッチを有することを特徴とす
    る請求項８に記載の方法。
JP4341045A 1991-12-02 1992-11-30 電子デバイスの試験方法 Expired - Fee Related JP2735449B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US801213 1991-12-02
US07/801,213 US5206585A (en) 1991-12-02 1991-12-02 Methods for testing integrated circuit devices

Publications (2)

Publication Number Publication Date
JPH0682521A true JPH0682521A (ja) 1994-03-22
JP2735449B2 JP2735449B2 (ja) 1998-04-02

Family

ID=25180480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4341045A Expired - Fee Related JP2735449B2 (ja) 1991-12-02 1992-11-30 電子デバイスの試験方法

Country Status (2)

Country Link
US (1) US5206585A (ja)
JP (1) JP2735449B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786346A (ja) * 1993-09-03 1995-03-31 Micron Semiconductor Inc 動作可能性について半導体回路を検査する方法及び装置と、当該装置を形成する方法
US6293808B1 (en) 1999-09-30 2001-09-25 Ngk Insulators, Ltd. Contact sheet
US6474997B1 (en) 1999-09-30 2002-11-05 Ngk Insulators, Ltd. Contact sheet
US6719569B2 (en) 2001-10-02 2004-04-13 Ngk Insulators, Ltd. Contact sheet for providing an electrical connection between a plurality of electronic devices

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5633122A (en) * 1993-08-16 1997-05-27 Micron Technology, Inc. Test fixture and method for producing a test fixture for testing unpackaged semiconductor die
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
JPH07174788A (ja) * 1993-12-17 1995-07-14 Nhk Spring Co Ltd 導電性接触子
JPH07239363A (ja) * 1994-01-06 1995-09-12 Hewlett Packard Co <Hp> 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5543724A (en) * 1994-10-03 1996-08-06 Motorola, Inc. Method and apparatus for locating conductive features and testing semiconductor devices
EP0715489A3 (en) * 1994-11-30 1997-02-19 Ncr Int Inc Assembly of printed circuit boards
JP3260253B2 (ja) * 1995-01-06 2002-02-25 松下電器産業株式会社 半導体装置の検査方法と検査用導電性接着剤
US5661042A (en) * 1995-08-28 1997-08-26 Motorola, Inc. Process for electrically connecting electrical devices using a conductive anisotropic material
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
US5909123A (en) * 1996-11-08 1999-06-01 W. L. Gore & Associates, Inc. Method for performing reliability screening and burn-in of semi-conductor wafers
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6097087A (en) 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6057700A (en) * 1998-05-06 2000-05-02 Lucent Technologies, Inc. Pressure controlled alignment fixture
US6175245B1 (en) 1998-06-25 2001-01-16 International Business Machines Corporation CMOS SOI contact integrity test method
US6628136B2 (en) * 1999-09-02 2003-09-30 Micron Technology, Inc. Method and apparatus for testing a semiconductor package
CA2343348A1 (en) * 2001-04-06 2002-10-06 Ibm Canada Limited-Ibm Canada Limitee Contact column array template and method of use
US20030116346A1 (en) * 2001-12-21 2003-06-26 Forster James Allam Low cost area array probe for circuits having solder-ball contacts are manufactured using a wire bonding machine
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
CA2441447A1 (en) * 2003-09-18 2005-03-18 Ibm Canada Limited - Ibm Canada Limitee Method and apparatus for electrical commoning of circuits
US6984997B2 (en) * 2003-11-13 2006-01-10 International Business Machines Corporation Method and system for testing multi-chip integrated circuit modules
US7106079B2 (en) * 2004-10-22 2006-09-12 Sun Microsystems, Inc. Using an interposer to facilate capacitive communication between face-to-face chips
DE112008000327T5 (de) * 2007-02-06 2009-12-31 World Properties, Inc., Lincolnwood Leitfähige Polymerschäume, Herstellungsverfahren und Anwendungen derselben
US8623265B2 (en) * 2007-02-06 2014-01-07 World Properties, Inc. Conductive polymer foams, method of manufacture, and articles thereof
US20090226696A1 (en) * 2008-02-06 2009-09-10 World Properties, Inc. Conductive Polymer Foams, Method of Manufacture, And Uses Thereof
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
US8907692B2 (en) * 2009-12-18 2014-12-09 Stmicroelectronics Asia Pacific Pte. Ltd. Methods of using a conductive composite material
WO2011082058A1 (en) * 2009-12-29 2011-07-07 Rogers Corporation Conductive polymer foams, method of manufacture, and uses thereof
US8951445B2 (en) * 2011-04-14 2015-02-10 International Business Machines Corporation Bridging arrangement and method for manufacturing a bridging arrangement
CN106226561A (zh) * 2016-07-08 2016-12-14 国网福建省电力有限公司 500kV变电站电气试验接线工具组合套装及其使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154035A (ja) * 1983-02-22 1984-09-03 Nippon Denso Co Ltd フリツプチツプ集積回路のテスト方法
JPH02243974A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置の試験治具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571542A (en) * 1982-06-30 1986-02-18 Japan Synthetic Rubber Co., Ltd. Method and unit for inspecting printed wiring boards
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US4548862A (en) * 1984-09-04 1985-10-22 Minnesota Mining And Manufacturing Company Flexible tape having bridges of electrically conductive particles extending across its pressure-sensitive adhesive layer
US4642421A (en) * 1984-10-04 1987-02-10 Amp Incorporated Adhesive electrical interconnecting means
US4820376A (en) * 1987-11-05 1989-04-11 American Telephone And Telegraph Company At&T Bell Laboratories Fabrication of CPI layers
US4923521A (en) * 1988-10-11 1990-05-08 American Telephone And Telegraph Company Method and apparatus for removing solder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154035A (ja) * 1983-02-22 1984-09-03 Nippon Denso Co Ltd フリツプチツプ集積回路のテスト方法
JPH02243974A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置の試験治具

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786346A (ja) * 1993-09-03 1995-03-31 Micron Semiconductor Inc 動作可能性について半導体回路を検査する方法及び装置と、当該装置を形成する方法
US6293808B1 (en) 1999-09-30 2001-09-25 Ngk Insulators, Ltd. Contact sheet
US6474997B1 (en) 1999-09-30 2002-11-05 Ngk Insulators, Ltd. Contact sheet
US6719569B2 (en) 2001-10-02 2004-04-13 Ngk Insulators, Ltd. Contact sheet for providing an electrical connection between a plurality of electronic devices

Also Published As

Publication number Publication date
JP2735449B2 (ja) 1998-04-02
US5206585A (en) 1993-04-27

Similar Documents

Publication Publication Date Title
JPH0682521A (ja) 電子デバイスの試験方法
JP3401014B2 (ja) 半導体ダイをテストするための方法及び装置
US4597617A (en) Pressure interconnect package for integrated circuits
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
US6062873A (en) Socket for chip package test
US5723894A (en) Structure for providing an electrical connection between circuit members
US5375003A (en) Method of connecting a tab film and a liquid crystal display panel
KR100349896B1 (ko) 집적회로칩의실장구조체및그실장방법
JPH06209155A (ja) 電子部品の異方性導電部材による接続方法
US5977784A (en) Method of performing an operation on an integrated circuit
JPH1116949A (ja) Ａｃｆ接合構造
JPH11150351A (ja) 実装部品の実装構造および実装方法
KR101928191B1 (ko) 러버소켓 및 그 제조방법
JPH07302821A (ja) 集積回路試験装置
JP3337922B2 (ja) 半導体装置及びその製造方法
KR19990030098A (ko) 사전 동작 시험 장치
JP3446608B2 (ja) 半導体ユニット
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JPH0611541A (ja) バーンインソケット
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JP3978142B2 (ja) 検査用基板
JPH09113538A (ja) バンププローブ装置
JP2870930B2 (ja) Ｔａｂ用テープのリード部分の導電突起形成方法
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
JP2001176939A (ja) フリップチップ実装評価装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees