JPS59154035A - フリツプチツプ集積回路のテスト方法 - Google Patents
フリツプチツプ集積回路のテスト方法Info
- Publication number
- JPS59154035A JPS59154035A JP58028245A JP2824583A JPS59154035A JP S59154035 A JPS59154035 A JP S59154035A JP 58028245 A JP58028245 A JP 58028245A JP 2824583 A JP2824583 A JP 2824583A JP S59154035 A JPS59154035 A JP S59154035A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip integrated
- flip
- test
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフリップチップ集積回路のテスト方法に関する
ものである。フリシブチップ集積回路はチップの一面に
多数の電極部となるバンプが形成された集積回路の一種
である。このフリップチップ集積回路は、通常入出力端
子を持つセラミックス基板表面にハンダで一体的に接合
されて導通性を確保して使用されている。しかし、フリ
ップチップ集積回路のバーンインが非常に困難であるた
めに、欠陥のあるフリップチップ集積回路をセラミック
ス基板上に固定してしまう場合が多々あり、半導体装置
が完成した後に欠陥のあるフリップチップ集積回路がみ
つけられる場合が多い。かかる場合には、欠陥のあるノ
リツブチップ集積回路を取り換るのが非常に繁雑であり
、生産性向上を阻害する要因ともなっている。又、時に
は、正常なフリップチップ集積回路を含めて半導体装置
全体を放棄しなければならないといった問題が生じてい
る。
ものである。フリシブチップ集積回路はチップの一面に
多数の電極部となるバンプが形成された集積回路の一種
である。このフリップチップ集積回路は、通常入出力端
子を持つセラミックス基板表面にハンダで一体的に接合
されて導通性を確保して使用されている。しかし、フリ
ップチップ集積回路のバーンインが非常に困難であるた
めに、欠陥のあるフリップチップ集積回路をセラミック
ス基板上に固定してしまう場合が多々あり、半導体装置
が完成した後に欠陥のあるフリップチップ集積回路がみ
つけられる場合が多い。かかる場合には、欠陥のあるノ
リツブチップ集積回路を取り換るのが非常に繁雑であり
、生産性向上を阻害する要因ともなっている。又、時に
は、正常なフリップチップ集積回路を含めて半導体装置
全体を放棄しなければならないといった問題が生じてい
る。
本発明は、半導体装置にフリップチップ集積回路を組み
込まない前に、フリップチップ集積回路のバーンインを
行い、欠陥のあるフリップチップ集積回路を排除するこ
とを目的とするものである。
込まない前に、フリップチップ集積回路のバーンインを
行い、欠陥のあるフリップチップ集積回路を排除するこ
とを目的とするものである。
本発明の７リツプチツプ集積回路のテスト方法は、１個
の７リツプチツプ集積回路の通電を必要とする複数個の
バンプと接続するための複数個の電極部と、電源に接続
するための複数個の端子と、該電極部および該端子を結
ぶ複数個の導電部とで構成される少なくとも１組のテス
ト回路をもつテスト基板の上記複数個の電極部とフリッ
プチップ集積回路の複数個のバンプとを導電性有機結合
剤で電気的に結線する工程、上記テスト基板の上記複数
個の端子と電源とを結線し、フリップチップ集積回路に
通電してバーンインテストを行う工程、上記ノリツブチ
ップ集積回路を加熱または溶剤を接触さヒ゛る等で導電
性有機結合剤を除去して上記ノリツブデツプ集積回路を
上記テスト基板より分１１１＋１する工程を順次実施す
ることを特徴どするものである。
の７リツプチツプ集積回路の通電を必要とする複数個の
バンプと接続するための複数個の電極部と、電源に接続
するための複数個の端子と、該電極部および該端子を結
ぶ複数個の導電部とで構成される少なくとも１組のテス
ト回路をもつテスト基板の上記複数個の電極部とフリッ
プチップ集積回路の複数個のバンプとを導電性有機結合
剤で電気的に結線する工程、上記テスト基板の上記複数
個の端子と電源とを結線し、フリップチップ集積回路に
通電してバーンインテストを行う工程、上記ノリツブチ
ップ集積回路を加熱または溶剤を接触さヒ゛る等で導電
性有機結合剤を除去して上記ノリツブデツプ集積回路を
上記テスト基板より分１１１＋１する工程を順次実施す
ることを特徴どするものである。
本発明のテスト方法では半導体装置のセラミックス基板
に代えて、バーンイン用のテスト基板を使用する。そし
てこのテスト基板１にテストすべきフリップチップ集積
口Ｍ−結線し、バーンインの後にノリツブチップ集積回
路をテスト基板より分離してバーンインテストを行うも
のである。
に代えて、バーンイン用のテスト基板を使用する。そし
てこのテスト基板１にテストすべきフリップチップ集積
口Ｍ−結線し、バーンインの後にノリツブチップ集積回
路をテスト基板より分離してバーンインテストを行うも
のである。
このテスト基板は、”ｌｌのフリップチップ集積回路の
バーンイン時に通電を必要とする複数個のバンプと接続
するための複数個の電極部と外部電源に接続するための
複数個の端子と該電極部および該端子をむすぶ複数個の
導電部とで構成されるすくなくとも１組のテスト回路を
持っている。
バーンイン時に通電を必要とする複数個のバンプと接続
するための複数個の電極部と外部電源に接続するための
複数個の端子と該電極部および該端子をむすぶ複数個の
導電部とで構成されるすくなくとも１組のテスト回路を
持っている。
本発明の第１工程は、上記テスト基板の１組のテスト回
路を構成する電極部に少なくとも１個のフリップチップ
集積回路の通電を必要とするバンプを導電性有機結合剤
で結合させる工程である。
路を構成する電極部に少なくとも１個のフリップチップ
集積回路の通電を必要とするバンプを導電性有機結合剤
で結合させる工程である。
多数組のテスト回路を持つ場合には、１度に多数のフリ
ップチップ集積回路のバーンインが実施できる。
ップチップ集積回路のバーンインが実施できる。
第２工程はテスト基板の上記複数個の端子と外部電源と
を結線し、ノリツブチップ集積回路に通電してバーンイ
ンを行う工程である。フリップチップ集積回路の通電テ
ストを行う以外に、ノリツブチップ集積回路が使用され
る環境と似た環境状態で、フリップチップ集積回路の通
電を行うＪともできる。
を結線し、ノリツブチップ集積回路に通電してバーンイ
ンを行う工程である。フリップチップ集積回路の通電テ
ストを行う以外に、ノリツブチップ集積回路が使用され
る環境と似た環境状態で、フリップチップ集積回路の通
電を行うＪともできる。
第３工程は、バーンイン後、導電性有機結合剤の部分を
加熱あるいは溶剤を接触させ、導電性有機結合剤を溶融
あるいは溶解させてテスト基板よリバーンインしたノリ
ツブデツプ集積回路を取り出す工程である。
加熱あるいは溶剤を接触させ、導電性有機結合剤を溶融
あるいは溶解させてテスト基板よリバーンインしたノリ
ツブデツプ集積回路を取り出す工程である。
この方法を具体的に説囮すると、例えば、テスト基板と
しては、第１図及び第２図に示すテスト基板１を使用７
−ることができる。このテスト基板１はザファイヤ、石
英等の透明セラミックスで作られ、その基板１上に３組
のテスト回路２が形成されている。各回路２は、ノリツ
ブチップ集積回路のバンプと接続するための５個の電極
部３１．３２．３３．３４．３５と５個の端子４１．４
２．４３．４４．４５および５個の電極部３１〜３５お
よび端子４１〜４５を夫々連結する導電部５１．５２．
５３．５４．５５で形成されている。尚、導電部５１〜
５５の上面には、例えば厚膜印刷等によるガラス層の絶
縁膜６番形成する。このテスト基板１を用い、第３図に
その断面を示す様に電極部３１〜３５に未硬化の導電性
ゴム７を塗布する。導電性ゴム７が硬化しない前にフリ
ップチップ集積回路８のハンダバンプ８１をこの未硬化
の導電性ゴム７に押し付ける。この状態の断面を第４図
に示す。この状態で電導性ゴム７を硬化し、テスト基板
１の電極部３１〜３５とフリップチップ集積回路８のハ
ンダバンプ８１とを接合する。
しては、第１図及び第２図に示すテスト基板１を使用７
−ることができる。このテスト基板１はザファイヤ、石
英等の透明セラミックスで作られ、その基板１上に３組
のテスト回路２が形成されている。各回路２は、ノリツ
ブチップ集積回路のバンプと接続するための５個の電極
部３１．３２．３３．３４．３５と５個の端子４１．４
２．４３．４４．４５および５個の電極部３１〜３５お
よび端子４１〜４５を夫々連結する導電部５１．５２．
５３．５４．５５で形成されている。尚、導電部５１〜
５５の上面には、例えば厚膜印刷等によるガラス層の絶
縁膜６番形成する。このテスト基板１を用い、第３図に
その断面を示す様に電極部３１〜３５に未硬化の導電性
ゴム７を塗布する。導電性ゴム７が硬化しない前にフリ
ップチップ集積回路８のハンダバンプ８１をこの未硬化
の導電性ゴム７に押し付ける。この状態の断面を第４図
に示す。この状態で電導性ゴム７を硬化し、テスト基板
１の電極部３１〜３５とフリップチップ集積回路８のハ
ンダバンプ８１とを接合する。
次に、第５図にその断面を示すようにコネクタ９をテス
ト基板１の端子４１〜４５に被嵌し１、端子４１〜４５
と外部電源（図示せず）とを接続する。
ト基板１の端子４１〜４５に被嵌し１、端子４１〜４５
と外部電源（図示せず）とを接続する。
次にコネクタより必要な電流、信号を流し、テスト基板
１上の各フリップチップ集積回路８をバーンインする。
１上の各フリップチップ集積回路８をバーンインする。
バーンイン後は、テスト基板１をコネクタ９より引き離
し、かっこの導電性ゴム７を溶解あるいは膨潤して接合
力を弱める適当な溶剤中に浸漬し、あるいは溶剤をふり
かけ、テスト基板１の導電部３１〜３５より７リツプチ
ツプ集積回路８を分離する。これにより、フリップチッ
プ集積回路８のバーンインが達成される。
し、かっこの導電性ゴム７を溶解あるいは膨潤して接合
力を弱める適当な溶剤中に浸漬し、あるいは溶剤をふり
かけ、テスト基板１の導電部３１〜３５より７リツプチ
ツプ集積回路８を分離する。これにより、フリップチッ
プ集積回路８のバーンインが達成される。
バーンインによって欠陥のあるフリップチップ集積回路
は取り除き、合格したフリップチップ集積回路のみを次
の半導体装置用のフリップチップ集積回路として使用す
る。尚、テスト用塁板として、透明な基板を用いて説明
したが、この透明基板を用いた場合には、例えば、基板
の裏面よりパターン認識能をもつテレビカメラ等でテス
ト基板１上の電導部３１〜３５と、フリップチップ集積
回路８のバンブ８とを一致させ、自動的に電極部に７リ
ツプチツプ集積回路のバンプを固定することができる利
点がある。
は取り除き、合格したフリップチップ集積回路のみを次
の半導体装置用のフリップチップ集積回路として使用す
る。尚、テスト用塁板として、透明な基板を用いて説明
したが、この透明基板を用いた場合には、例えば、基板
の裏面よりパターン認識能をもつテレビカメラ等でテス
ト基板１上の電導部３１〜３５と、フリップチップ集積
回路８のバンブ８とを一致させ、自動的に電極部に７リ
ツプチツプ集積回路のバンプを固定することができる利
点がある。
このテレビカメラを使用しない場合には、テスト基板は
透明でなくともよい。又、テスト基板上には、簡略化の
ために３個のテスト回路のみを表示したが、通常は数個
ないし数百側のデス１−回路を組み付け、１度に多数の
７リツ′ブチツブ集積回路をバーンインを行う。又、基
板上に形成した端子もテスト基板の全周に端子を設ける
こともできる。
透明でなくともよい。又、テスト基板上には、簡略化の
ために３個のテスト回路のみを表示したが、通常は数個
ないし数百側のデス１−回路を組み付け、１度に多数の
７リツ′ブチツブ集積回路をバーンインを行う。又、基
板上に形成した端子もテスト基板の全周に端子を設ける
こともできる。
導電性有機結合剤としては、導電性ゴムが最もすぐれて
いる様に思われる。この導電性ゴムは柔軟性があるため
に、バーンイン中にテスト基板とフリップチップ集積回
路との間で熱膨張係数等の歪が生じる様な場合において
も導電性ゴムがその歪を吸収し、フリップチップ集積回
路に異常な歪を与えない様な利点がある。より好ましく
は、熱可塑性の軟質樹脂状の導電性高分子が好ましい。
いる様に思われる。この導電性ゴムは柔軟性があるため
に、バーンイン中にテスト基板とフリップチップ集積回
路との間で熱膨張係数等の歪が生じる様な場合において
も導電性ゴムがその歪を吸収し、フリップチップ集積回
路に異常な歪を与えない様な利点がある。より好ましく
は、熱可塑性の軟質樹脂状の導電性高分子が好ましい。
この場合には、結合剤の固化、軟化はテスト基板を軟化
点以上に加熱する。あるいは軟化点以下に冷却すること
によりテスト基板への７リツプチツプ集積回路固着およ
び分離が可能となる。尚、この場合において、軟化温度
は、バーンイン時のテスト温度より高いことが必要であ
る。
点以上に加熱する。あるいは軟化点以下に冷却すること
によりテスト基板への７リツプチツプ集積回路固着およ
び分離が可能となる。尚、この場合において、軟化温度
は、バーンイン時のテスト温度より高いことが必要であ
る。
導電性有機結合剤は加熱を併用しつつ適当な溶媒等で有
機結合剤を溶解あるいは膨潤させて接着力を失わさせ、
フリップチップ集積回路をテスト基板より分離すること
ができる。
機結合剤を溶解あるいは膨潤させて接着力を失わさせ、
フリップチップ集積回路をテスト基板より分離すること
ができる。
テスト基板は、繰り返し使用することが可能である。こ
の場合に、熱可塑性の導電性有機結合剤の場合には、繰
り返し使用が可能の場合もある。
の場合に、熱可塑性の導電性有機結合剤の場合には、繰
り返し使用が可能の場合もある。
しかし、熱硬化性の導電性有機結合剤を用いる場合には
、バーンイン毎に導電部に未硬化の導電性有機結合剤を
塗布する必要がある。特殊な場合には、導電性有機結合
剤の塗布を７リツプチツプ集積回路のバンプの先端に行
い、この結合剤を塗布されたバンブをもつフリップチッ
プ集積回路をテス１へ基板に押しく＝Ｉ ４プで接着し
てもよい。
、バーンイン毎に導電部に未硬化の導電性有機結合剤を
塗布する必要がある。特殊な場合には、導電性有機結合
剤の塗布を７リツプチツプ集積回路のバンプの先端に行
い、この結合剤を塗布されたバンブをもつフリップチッ
プ集積回路をテス１へ基板に押しく＝Ｉ ４プで接着し
てもよい。
上記した本発明の７リツプチツプ集積回路のテスト方法
は導電性有機結合剤が熱あるいは溶媒により容易に結合
剤としての作用をなくすことができることに着目し、フ
リップチップ集積回路のハングバンブとテスト基板の電
極部との着脱可能な接合を達成し、これにより、バーン
インを可能としたものである。本発明のテスト方法によ
り、個々のフリップチップ集積回路をバーンインにより
チェックすることが可能であるために、欠陥のないフリ
ップチップ集積回路のみを半導体装置の部品として供給
することができる。このために、半導体装置の組み付は
後に。おけるノリツブチップ集積回路の欠陥による手な
お゛し、・半導体装置の廃棄等の無駄がなくなる。
は導電性有機結合剤が熱あるいは溶媒により容易に結合
剤としての作用をなくすことができることに着目し、フ
リップチップ集積回路のハングバンブとテスト基板の電
極部との着脱可能な接合を達成し、これにより、バーン
インを可能としたものである。本発明のテスト方法によ
り、個々のフリップチップ集積回路をバーンインにより
チェックすることが可能であるために、欠陥のないフリ
ップチップ集積回路のみを半導体装置の部品として供給
することができる。このために、半導体装置の組み付は
後に。おけるノリツブチップ集積回路の欠陥による手な
お゛し、・半導体装置の廃棄等の無駄がなくなる。
第１図は本発明のテスト方法の具体例として説明したテ
スト基板の平面図、第２図は第１図のＡ−Ａ矢視断面図
、第３図は本発明のテスト方法の第１工程を説明する部
分断面図、第４図はテスト基板に７リツプチツプ集積回
路を固定した状態の部分断面図、第５図はテスト基板を
コネクターに組付けた状態の一部断面図である。 １・・・テスト基板 ２・・・テスト回路３
１〜３５・・・電極部 ４１〜４５・・・端子 ５１〜５５・・・導電部 ６・・・絶縁膜 ７・・・導電性ゴム８
・・・ノリツブチップ集積回路 ８１・・・ハンダバンプ ９・・・コネクタ特許
出願人 日本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 第１図 第２図 第３図 第５図
スト基板の平面図、第２図は第１図のＡ−Ａ矢視断面図
、第３図は本発明のテスト方法の第１工程を説明する部
分断面図、第４図はテスト基板に７リツプチツプ集積回
路を固定した状態の部分断面図、第５図はテスト基板を
コネクターに組付けた状態の一部断面図である。 １・・・テスト基板 ２・・・テスト回路３
１〜３５・・・電極部 ４１〜４５・・・端子 ５１〜５５・・・導電部 ６・・・絶縁膜 ７・・・導電性ゴム８
・・・ノリツブチップ集積回路 ８１・・・ハンダバンプ ９・・・コネクタ特許
出願人 日本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 第１図 第２図 第３図 第５図
Claims (2)
- （１）１個のノリツブデツプ集積回路の通電を必要とす
る複数個のバンプと接続するための複数個の電極部と、
電源に接続づるための複数個の端子と、該電極部および
該端子を結ぶ複数個の導電部とで構成される少なくとも
１組のテスト回路をもつテスト基板の上記複数個の電極
部とフリップチップ集積回路の複数個のバンプとを導電
性有機結合剤で電気的に結線する工程、 上記テスト基板の上記複数個の端□子と電源とを結線し
、ノリツブチップ集積回路に通電してバーンインテスト
を行う工程、 上記フリップチップ集積回路を加熱または溶剤を接触さ
せる等で上記導電性有機結合剤を除去して上記フリップ
チップ集積回路を上記テスト基板より分子ＩＪする工程
を順次実施することを特徴とするノリツブデツプ集積回
路のテスト方法。 - （２）導電性有機結合剤は熱可塑性の導電性ゴムである
特許請求の範囲第１項記載のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028245A JPS59154035A (ja) | 1983-02-22 | 1983-02-22 | フリツプチツプ集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58028245A JPS59154035A (ja) | 1983-02-22 | 1983-02-22 | フリツプチツプ集積回路のテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59154035A true JPS59154035A (ja) | 1984-09-03 |
| JPH0121620B2 JPH0121620B2 (ja) | 1989-04-21 |
Family
ID=12243193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58028245A Granted JPS59154035A (ja) | 1983-02-22 | 1983-02-22 | フリツプチツプ集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154035A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481333A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Test board for flip-chip |
| US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
| EP0530758A2 (en) * | 1991-09-02 | 1993-03-10 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
| JPH0682521A (ja) * | 1991-12-02 | 1994-03-22 | American Teleph & Telegr Co <Att> | 電子デバイスの試験方法 |
| WO1997009740A1 (de) * | 1995-09-08 | 1997-03-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und vorrichtung zum testen eines chips |
| US5971253A (en) * | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
| US6409073B1 (en) | 1998-07-15 | 2002-06-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for transfering solder to a device and/or testing the device |
| US6972495B2 (en) | 1996-12-12 | 2005-12-06 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
| US7159292B2 (en) | 2002-05-27 | 2007-01-09 | Yamaichi Electronics Co., Ltd. | Recovery processing method of an electrode |
| JP2007259833A (ja) * | 2006-03-30 | 2007-10-11 | Tachikawa Heiwa Nouen:Kk | 木製植木鉢 |
-
1983
- 1983-02-22 JP JP58028245A patent/JPS59154035A/ja active Granted
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
| JPS6481333A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Test board for flip-chip |
| EP0530758A2 (en) * | 1991-09-02 | 1993-03-10 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
| US5475236A (en) * | 1991-09-02 | 1995-12-12 | Fujitsu Limited | Semiconductor chip for mounting on a semiconductor package substrate by a flip-clip process |
| JPH0682521A (ja) * | 1991-12-02 | 1994-03-22 | American Teleph & Telegr Co <Att> | 電子デバイスの試験方法 |
| US5971253A (en) * | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
| US6204455B1 (en) | 1995-07-31 | 2001-03-20 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
| WO1997009740A1 (de) * | 1995-09-08 | 1997-03-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und vorrichtung zum testen eines chips |
| US6211571B1 (en) | 1995-09-08 | 2001-04-03 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung | Method and apparatus for testing chips |
| US6972495B2 (en) | 1996-12-12 | 2005-12-06 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
| US6409073B1 (en) | 1998-07-15 | 2002-06-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for transfering solder to a device and/or testing the device |
| US7159292B2 (en) | 2002-05-27 | 2007-01-09 | Yamaichi Electronics Co., Ltd. | Recovery processing method of an electrode |
| JP2007259833A (ja) * | 2006-03-30 | 2007-10-11 | Tachikawa Heiwa Nouen:Kk | 木製植木鉢 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0121620B2 (ja) | 1989-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (ja) | 半導体装置の検査方法 | |
| JPH0682521A (ja) | 電子デバイスの試験方法 | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JPS59154035A (ja) | フリツプチツプ集積回路のテスト方法 | |
| JPH03290936A (ja) | 半導体装置の実装方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JPS63114226A (ja) | 外側リ−ドテ−プ自動接着方式 | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JP4036555B2 (ja) | 実装構造体の製造方法および実装構造体 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 | |
| JP2000100873A (ja) | ベアチップ実装方法 | |
| JPH09321087A (ja) | 電子部品の接合方法 | |
| JPH06120647A (ja) | 半導体素子の実装方法と実装装置 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JP3482905B2 (ja) | 電子部品の実装方法 | |
| JPH0897256A (ja) | 電子部品の接合方法 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JPH0758152A (ja) | 半導体装置の実装方法 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 |