JPH0758152A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0758152A JPH0758152A JP20170293A JP20170293A JPH0758152A JP H0758152 A JPH0758152 A JP H0758152A JP 20170293 A JP20170293 A JP 20170293A JP 20170293 A JP20170293 A JP 20170293A JP H0758152 A JPH0758152 A JP H0758152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- bonding
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップのような半導体装置の突起電極を
配線基板の電極と接合させる際、不良半導体装置の除去
が容易な実装方法を得る。 【構成】 半導体装置の突起電極を配線基板の電極と位
置合わせし（ステップＳ−１）、両者を仮に熱圧着する
（ステップＳ−２）。電気的特性などを検査し（ステッ
プＳ−３）、良品については、十分に熱圧着する（ステ
ップＳ−４）。
配線基板の電極と接合させる際、不良半導体装置の除去
が容易な実装方法を得る。 【構成】 半導体装置の突起電極を配線基板の電極と位
置合わせし（ステップＳ−１）、両者を仮に熱圧着する
（ステップＳ−２）。電気的特性などを検査し（ステッ
プＳ−３）、良品については、十分に熱圧着する（ステ
ップＳ−４）。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップのような半
導体装置をフリップチップボンディングの方式によって
配線基板上に実装する半導体装置の実装方法の改良に関
するものである。
導体装置をフリップチップボンディングの方式によって
配線基板上に実装する半導体装置の実装方法の改良に関
するものである。
【０００２】
【従来の技術】フリップチップボンディング方式は、Ｉ
Ｃチップなどの半導体装置を配線基板にフェースダウン
にして、半導体装置に形成されたバンプと呼ばれる突起
電極を介して接合する高密度実装技術であるが、半導体
装置が不良であった場合の補修が問題となる。つまりウ
ェハ状態の半導体装置についてはウェハテスターなどに
よりチェックすることができるが、個々のチップに分断
した後にチェックすることはほとんど不可能である。し
かし、分断中，分断後や接続工程において不良は若干な
がら発生することがあり、この場合、不良チップを取り
外して良品のチップを再接続しなければならない。
Ｃチップなどの半導体装置を配線基板にフェースダウン
にして、半導体装置に形成されたバンプと呼ばれる突起
電極を介して接合する高密度実装技術であるが、半導体
装置が不良であった場合の補修が問題となる。つまりウ
ェハ状態の半導体装置についてはウェハテスターなどに
よりチェックすることができるが、個々のチップに分断
した後にチェックすることはほとんど不可能である。し
かし、分断中，分断後や接続工程において不良は若干な
がら発生することがあり、この場合、不良チップを取り
外して良品のチップを再接続しなければならない。
【０００３】図３は従来の半導体装置の実装方法の一例
のフローチャートである。 １．半導体装置に形成された突起電極を配線基板に形成
された対応する電極に位置合わせする（ステップＳ−１
１）。
のフローチャートである。 １．半導体装置に形成された突起電極を配線基板に形成
された対応する電極に位置合わせする（ステップＳ−１
１）。
【０００４】２．半導体装置の突起電極と配線基板の電
極とを電気的接続が得られ接合強度が十分なボンディン
グ条件で熱圧着する（ステップＳ−１２）。
極とを電気的接続が得られ接合強度が十分なボンディン
グ条件で熱圧着する（ステップＳ−１２）。
【０００５】３．熱圧着された状態で電気的特性などの
検査を行ない、不良品，良品の選別を行なう（ステップ
Ｓ−１３）。
検査を行ない、不良品，良品の選別を行なう（ステップ
Ｓ−１３）。
【０００６】４．良品については、完成とし（ステップ
Ｓ−１４）、不良品については、配線基板から不良半導
体装置を除去する（ステップＳ−１５）。
Ｓ−１４）、不良品については、配線基板から不良半導
体装置を除去する（ステップＳ−１５）。
【０００７】５．さらに、不良半導体装置を除去した配
線基板の電極上には、接合強度が十分な熱圧着を前工程
（第２工程）で行なったために突起電極やその一部が残
っている状態になっており、そのため、これら突起電極
やその一部を除去する等の基板処理を行なう（ステップ
Ｓ−１６）。
線基板の電極上には、接合強度が十分な熱圧着を前工程
（第２工程）で行なったために突起電極やその一部が残
っている状態になっており、そのため、これら突起電極
やその一部を除去する等の基板処理を行なう（ステップ
Ｓ−１６）。
【０００８】または、フリップチップボンディング方式
では、樹脂封止が行なわれることがあるが、ボンディン
グ後に樹脂封止する場合と樹脂の接着力を利用してボン
ディングする場合などがある。前者の場合は、前記の第
５工程の後に、樹脂の滴下，樹脂の硬化などを行なう。
では、樹脂封止が行なわれることがあるが、ボンディン
グ後に樹脂封止する場合と樹脂の接着力を利用してボン
ディングする場合などがある。前者の場合は、前記の第
５工程の後に、樹脂の滴下，樹脂の硬化などを行なう。
【０００９】図４は後者の場合の一例のフローチャート
であって以下の工程よりなる。 １．半導体装置に形成された突起電極を配線基板に形成
された対応する電極に位置合わせする（ステップＳ−２
１）。
であって以下の工程よりなる。 １．半導体装置に形成された突起電極を配線基板に形成
された対応する電極に位置合わせする（ステップＳ−２
１）。
【００１０】２．半導体装置または配線基板に樹脂を滴
下する（ステップＳ−２２）。３．半導体装置と配線基
板を押し付けて、熱，光などにより樹脂を硬化させ、こ
れによって、電気的接続と十分な接合強度を得る（ステ
ップＳ−２３）。
下する（ステップＳ−２２）。３．半導体装置と配線基
板を押し付けて、熱，光などにより樹脂を硬化させ、こ
れによって、電気的接続と十分な接合強度を得る（ステ
ップＳ−２３）。
【００１１】４．電気的特性などの検査を行ない、不良
品，良品の選別を行なう（ステップＳ−２４）。
品，良品の選別を行なう（ステップＳ−２４）。
【００１２】５．良品については完成とし（ステップＳ
−２５、不良品については機械的にまたは熱などを併用
して樹脂を剥離させることにより、不良半導体装置を樹
脂とともに除去する（ステップＳ−２６）。
−２５、不良品については機械的にまたは熱などを併用
して樹脂を剥離させることにより、不良半導体装置を樹
脂とともに除去する（ステップＳ−２６）。
【００１３】６．さらに不良半導体装置を除去した配線
基板の電極上には、樹脂の一部，突起電極やその一部が
残っている状態になっているため、これらを溶剤などを
用いて除去，洗浄等の基板処理をおこなう（ステップＳ
−２７）。その後配線基板を最初の工程へ戻す。
基板の電極上には、樹脂の一部，突起電極やその一部が
残っている状態になっているため、これらを溶剤などを
用いて除去，洗浄等の基板処理をおこなう（ステップＳ
−２７）。その後配線基板を最初の工程へ戻す。
【００１４】図３および図４のいずれの場合も、処理不
可または使用不可の基板は工程から排除される。
可または使用不可の基板は工程から排除される。
【００１５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法では、不良半導体装置や樹脂を除去す
る第４工程および配線基板に残った突起電極や樹脂の一
部を除去する第５工程において、以下のような問題が生
じる。
ような従来の方法では、不良半導体装置や樹脂を除去す
る第４工程および配線基板に残った突起電極や樹脂の一
部を除去する第５工程において、以下のような問題が生
じる。
【００１６】１．不良半導体装置の除去の際、突起電極
や樹脂除去の際に配線基板の配線が剥がれたり、傷付い
たりする。
や樹脂除去の際に配線基板の配線が剥がれたり、傷付い
たりする。
【００１７】２．樹脂によっては溶解できる溶剤がな
く、配線の接続部分の表面が汚染され良好な電気接続が
実現できなくなる。
く、配線の接続部分の表面が汚染され良好な電気接続が
実現できなくなる。
【００１８】３．樹脂を溶解する溶剤によって、隣接チ
ップの樹脂が侵される。 ４．洗浄不足のため溶剤が残存すると、時間が経つにつ
れ樹脂が侵される。
ップの樹脂が侵される。 ４．洗浄不足のため溶剤が残存すると、時間が経つにつ
れ樹脂が侵される。
【００１９】５．第５工程は非常に時間と手間を要す
る。このため、配線基板上に搭載した半導体装置の電気
的特性などの検査の後に不良半導体装置を容易に除去で
き、その後の配線基板の処理を行なわなくてもよい、又
は簡便に行なえる方法が求められていた。
る。このため、配線基板上に搭載した半導体装置の電気
的特性などの検査の後に不良半導体装置を容易に除去で
き、その後の配線基板の処理を行なわなくてもよい、又
は簡便に行なえる方法が求められていた。
【００２０】
【課題を解決するための手段】本発明の半導体装置の実
装方法においては、半導体装置の突起電極と配線基板の
電極とを、電気的接続は得られるが接合強度が不十分な
ボンディング条件で仮に熱圧着し、その後電気的特性な
どの検査後、良品について、電気的接続が得られ接合強
度が十分なボンディング条件で十分に熱圧着する。
装方法においては、半導体装置の突起電極と配線基板の
電極とを、電気的接続は得られるが接合強度が不十分な
ボンディング条件で仮に熱圧着し、その後電気的特性な
どの検査後、良品について、電気的接続が得られ接合強
度が十分なボンディング条件で十分に熱圧着する。
【００２１】
【作用】検査前の半導体装置は仮に熱圧着されているた
め、接合強度が不十分で不良半導体装置の除去が非常に
容易である。また、除去したときに配線基板の電極上に
突起電極やその一部が残らない。そのため不良半導体装
置を除去した後、配線基板に何ら処理を施すことなく最
初の工程へ戻すことができる。
め、接合強度が不十分で不良半導体装置の除去が非常に
容易である。また、除去したときに配線基板の電極上に
突起電極やその一部が残らない。そのため不良半導体装
置を除去した後、配線基板に何ら処理を施すことなく最
初の工程へ戻すことができる。
【００２２】
【実施例】図１は本発明の一実施例のフローチャートで
ある。図２（ａ）〜（ｅ）は図１に示される各工程の側
断面図であり、下記の表１は、この実施例におけるボン
ディング条件の違いによる接合強度の相違を示す表であ
る。
ある。図２（ａ）〜（ｅ）は図１に示される各工程の側
断面図であり、下記の表１は、この実施例におけるボン
ディング条件の違いによる接合強度の相違を示す表であ
る。
【００２３】
【表１】
【００２４】図１について、図２（ａ）〜（ｅ）および
表１を用いて以下に説明する。まず、図２（ａ）に示す
ように、半導体装置１の突起電極１１と対応する配線基
板２の電極２１とを位置合わせする（図１ステップＳ−
１）。半導体装置にはシリコン半導体装置やＧａＡｓ半
導体装置が多く使用され、配線基板として、たとえば、
セラミック、ガラス基板、印刷配線板等が用いられる。
また、突起電極，配線基板電極は、めっき，印刷などに
より、形成されたものが主として使用されているが、別
々の材料を用いて別々の手法で形成してもよい。
表１を用いて以下に説明する。まず、図２（ａ）に示す
ように、半導体装置１の突起電極１１と対応する配線基
板２の電極２１とを位置合わせする（図１ステップＳ−
１）。半導体装置にはシリコン半導体装置やＧａＡｓ半
導体装置が多く使用され、配線基板として、たとえば、
セラミック、ガラス基板、印刷配線板等が用いられる。
また、突起電極，配線基板電極は、めっき，印刷などに
より、形成されたものが主として使用されているが、別
々の材料を用いて別々の手法で形成してもよい。
【００２５】次に、図２（ｂ）に示すように、半導体装
置１の突起電極１１と配線基板２の電極２１とを、ツー
ル３１を用いて、表１に示すボンディング条件Ｉで仮に
熱圧着する（図１ステップＳ３２）。ボンディング条件
Ｉは、表１に示すように、電気的接続は得られるが、接
合強度が不十分なために、半導体装置をシェア（剪断）
にて除去した場合シェア強度が低く、不良半導体装置を
除去した後は、配線基板の電極上に突起電極やその一部
が残らないようにされている。そのため、通常ボンディ
ングの温度，荷重，時間が比較的低温，低荷重，短時間
のものである。
置１の突起電極１１と配線基板２の電極２１とを、ツー
ル３１を用いて、表１に示すボンディング条件Ｉで仮に
熱圧着する（図１ステップＳ３２）。ボンディング条件
Ｉは、表１に示すように、電気的接続は得られるが、接
合強度が不十分なために、半導体装置をシェア（剪断）
にて除去した場合シェア強度が低く、不良半導体装置を
除去した後は、配線基板の電極上に突起電極やその一部
が残らないようにされている。そのため、通常ボンディ
ングの温度，荷重，時間が比較的低温，低荷重，短時間
のものである。
【００２６】ここでは、温度，荷重を加えているが、電
気的接続が得られ、半導体装置の除去後に配線基板の電
極に突起電極やその一部が残らない、または、万一残っ
ても容易に除去できるものであれば、温度をかけずに接
着したり、または超音波などをかけて接着してもよい。
気的接続が得られ、半導体装置の除去後に配線基板の電
極に突起電極やその一部が残らない、または、万一残っ
ても容易に除去できるものであれば、温度をかけずに接
着したり、または超音波などをかけて接着してもよい。
【００２７】次に図２（ｃ）に示すように、仮に熱圧着
されたこの状態で、テスター４のプローブ４１などを配
線基板２の端子２２などに当てて、電気的特性などの検
査を行ない、不良品，良品の選別を行なう（図１ステッ
プＳ−３）。
されたこの状態で、テスター４のプローブ４１などを配
線基板２の端子２２などに当てて、電気的特性などの検
査を行ない、不良品，良品の選別を行なう（図１ステッ
プＳ−３）。
【００２８】次に良品については、図２（ｄ）に示すよ
うにツール３２を用いて、表１のボンディング条件ＩＩ
で十分に熱圧着する（図１ステップＳ−４） ボンディング条件ＩＩは、電気的接続が得られ接合強度
が十分なもので、ボンディングの温度，荷重，時間が、
通常ボンディング条件Ｉに対し比較的高温，比較的高荷
重，比較的長時間のものである。
うにツール３２を用いて、表１のボンディング条件ＩＩ
で十分に熱圧着する（図１ステップＳ−４） ボンディング条件ＩＩは、電気的接続が得られ接合強度
が十分なもので、ボンディングの温度，荷重，時間が、
通常ボンディング条件Ｉに対し比較的高温，比較的高荷
重，比較的長時間のものである。
【００２９】ここでは、温度，荷重を加えたが、電気的
接続が得られ接合強度を十分にすることができるのであ
れば、超音波などをかけて接着してもよいし、また、既
に前記の図２（ｂ）の工程でいくらか接着されていると
ころへ追加してこのボンディングを行なうのであるか
ら、ボンディング条件Ｉと比べて必ずしも高温，高荷
重，長時間にしなければならないわけではない。また、
ツール３１とツール３２は同一でもよい。さらにこの工
程の後に樹脂あるいはキャップなどによる封止を行なっ
てもよい。
接続が得られ接合強度を十分にすることができるのであ
れば、超音波などをかけて接着してもよいし、また、既
に前記の図２（ｂ）の工程でいくらか接着されていると
ころへ追加してこのボンディングを行なうのであるか
ら、ボンディング条件Ｉと比べて必ずしも高温，高荷
重，長時間にしなければならないわけではない。また、
ツール３１とツール３２は同一でもよい。さらにこの工
程の後に樹脂あるいはキャップなどによる封止を行なっ
てもよい。
【００３０】良品はその後完成品となる（図１ステップ
Ｓ−５）。次に図２（ｅ）に示すように、不良品につい
ては、不良半導体装置１−１をリムーバ５などを用いて
除去する（図１ステップＳ−６）。
Ｓ−５）。次に図２（ｅ）に示すように、不良品につい
ては、不良半導体装置１−１をリムーバ５などを用いて
除去する（図１ステップＳ−６）。
【００３１】このとき、仮の熱圧着は接合強度が不十分
なため、配線基板の電極上に突起電極やその一部が残っ
ていない状態であり、そのため、配線基板２に何ら処理
を施すことなく、配線基板２を図２（ａ）の最初の工程
から始めることができる。
なため、配線基板の電極上に突起電極やその一部が残っ
ていない状態であり、そのため、配線基板２に何ら処理
を施すことなく、配線基板２を図２（ａ）の最初の工程
から始めることができる。
【００３２】または、極くまれではあるが、突起電極が
半導体装置から取れて配線基板２上に残ることがある。
しかし、この場合でも、配線基板２を逆さにしたり、軽
くブロアーで吹いたりする程度で簡単に除去することが
できる。
半導体装置から取れて配線基板２上に残ることがある。
しかし、この場合でも、配線基板２を逆さにしたり、軽
くブロアーで吹いたりする程度で簡単に除去することが
できる。
【００３３】なお、表１のボンディング条件ＩＩＩは、
ボンディング条件Ｉの温度を高くした場合であるが、除
去時に基板ダメージの発生のため、また、除去後に基板
に残った突起電極の除去が困難なため、この条件では仮
の熱圧着としては、不適当なことがわかる。
ボンディング条件Ｉの温度を高くした場合であるが、除
去時に基板ダメージの発生のため、また、除去後に基板
に残った突起電極の除去が困難なため、この条件では仮
の熱圧着としては、不適当なことがわかる。
【００３４】
【発明の効果】以上のように本発明によれば、仮の熱圧
着は接合強度が不十分なため、不良半導体装置の除去が
非常に容易となり、除去後配線基板の電極上に突起電極
やその一部が残っていない状態になっており、不良半導
体装置を除去した後、配線基板に何ら処理を施すことな
く、または、もし残っていても極く簡単に除去して、配
線基板を最初の工程へ戻すことができる。
着は接合強度が不十分なため、不良半導体装置の除去が
非常に容易となり、除去後配線基板の電極上に突起電極
やその一部が残っていない状態になっており、不良半導
体装置を除去した後、配線基板に何ら処理を施すことな
く、または、もし残っていても極く簡単に除去して、配
線基板を最初の工程へ戻すことができる。
【図１】本発明の一実施例の工程のフローチャートであ
る。
る。
【図２】（ａ）〜（ｅ）は、それぞれ本発明の主要な工
程の側断面図である。
程の側断面図である。
【図３】従来の工程のフローチャートである。
【図４】従来の他の工程のフローチャートである。
１ 半導体装置 ２ 配線基板 ４ テスター ５ リムーバ １１ 突起電極 ２１ 電極 ３１，３２ ツール ４１ プローブ
Claims (1)
- 【請求項１】 半導体装置に形成された突起電極を配線
基板に形成された対応する電極に位置合わせする工程
と、 半導体装置の突起電極と配線基板の電極とを、電気的接
続は得られるが、接合強度が不十分なために半導体装置
を除去した場合は配線基板の電極上に突起電極やその一
部が残らない程度のボンディング条件で仮に熱圧着する
工程と、 仮に熱圧着された状態で半導体装置の特性の検査を行な
い、不良品，良品の選別を行なう工程と、 良品については電気的接続が得られるとともに接合強度
が十分なボンディング条件で半導体装置の突起電極を配
線基板の電極に熱圧着する工程と、 を含むことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20170293A JPH0758152A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20170293A JPH0758152A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758152A true JPH0758152A (ja) | 1995-03-03 |
Family
ID=16445508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20170293A Withdrawn JPH0758152A (ja) | 1993-08-13 | 1993-08-13 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047175A1 (fr) * | 1997-04-11 | 1998-10-22 | Kabushiki Kaisha Toshiba | Procede de fabrication de dispositif et composant semiconducteurs |
-
1993
- 1993-08-13 JP JP20170293A patent/JPH0758152A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047175A1 (fr) * | 1997-04-11 | 1998-10-22 | Kabushiki Kaisha Toshiba | Procede de fabrication de dispositif et composant semiconducteurs |
| US6245582B1 (en) | 1997-04-11 | 2001-06-12 | Kabushiki Kaisha Toshiba | Process for manufacturing semiconductor device and semiconductor component |
| EP0942466A4 (en) * | 1997-04-11 | 2003-01-02 | Toshiba Kk | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT |
| CN1108635C (zh) * | 1997-04-11 | 2003-05-14 | 株式会社东芝 | 半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5456404A (en) | Method of testing semiconductor chips with reusable test package | |
| US5091769A (en) | Configuration for testing and burn-in of integrated circuit chips | |
| JP2837829B2 (ja) | 半導体装置の検査方法 | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| US5237269A (en) | Connections between circuit chips and a temporary carrier for use in burn-in tests | |
| JPH07111993B2 (ja) | 電子チップの非破壊電気検査方法 | |
| EP0460131A1 (en) | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JPH1032307A (ja) | 半導体装置及びその製造方法 | |
| US6673653B2 (en) | Wafer-interposer using a ceramic substrate | |
| US5904489A (en) | Topside analysis of a multi-layer integrated circuit die mounted in a flip-chip package | |
| JPH0121620B2 (ja) | ||
| US6168960B1 (en) | Backside device deprocessing of a flip-chip multi-layer integrated circuit | |
| JPH0758152A (ja) | 半導体装置の実装方法 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| JP4036555B2 (ja) | 実装構造体の製造方法および実装構造体 | |
| JP3129305B2 (ja) | テストキャリア及びベアチップの検査方法 | |
| US6881593B2 (en) | Semiconductor die adapter and method of using | |
| US6255208B1 (en) | Selective wafer-level testing and burn-in | |
| US7112975B1 (en) | Advanced probe card and method of fabricating same | |
| US20020076854A1 (en) | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates | |
| JPS6130737B2 (ja) | ||
| JPH07211758A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |