JPH04322439A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04322439A JPH04322439A JP9201491A JP9201491A JPH04322439A JP H04322439 A JPH04322439 A JP H04322439A JP 9201491 A JP9201491 A JP 9201491A JP 9201491 A JP9201491 A JP 9201491A JP H04322439 A JPH04322439 A JP H04322439A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor element
- chips
- wiring board
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 40
- 230000002950 deficient Effects 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 15
- 238000003825 pressing Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001723 curing Methods 0.000 description 10
- 238000010008 shearing Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83871—Visible light curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/799—Apparatus for disconnecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はワークステーションやコ
ンピュータなどに用いるマルチチップモジュールの実装
方法に関するものである。
ンピュータなどに用いるマルチチップモジュールの実装
方法に関するものである。
【０００２】
【従来の技術】近年、ワークステーションやコンピュー
タに対する小型化の要求は益々強くなっている。これら
の要求に対処するためＬＳＩの実装においてはＬＳＩチ
ップを直接実装するマルチチップモジュールの開発が盛
んに行なわれている。マルチチップモジュールでは複数
のＬＳＩチップを同一の基板に搭載するため不良チップ
の交換技術が非常に重要になってきている。
タに対する小型化の要求は益々強くなっている。これら
の要求に対処するためＬＳＩの実装においてはＬＳＩチ
ップを直接実装するマルチチップモジュールの開発が盛
んに行なわれている。マルチチップモジュールでは複数
のＬＳＩチップを同一の基板に搭載するため不良チップ
の交換技術が非常に重要になってきている。
【０００３】以下図面を参照しながら、上記した従来の
マルチチップモジュールの不良チップの交換方法の一例
について説明する。
マルチチップモジュールの不良チップの交換方法の一例
について説明する。
【０００４】（図２）は従来のマルチチップモジュール
の実装方法及び不良チップの除去方法の工程別断面図を
示すものである。（図２）において、３１は配線基板、
３２は導体配線、３３は光硬化性絶縁樹脂、３４、３８
はＬＳＩチップ、３５はバンプ、３６は加圧ツール、３
７は光照射、３９は不良チップ除去冶具、４０はせん断
力である。
の実装方法及び不良チップの除去方法の工程別断面図を
示すものである。（図２）において、３１は配線基板、
３２は導体配線、３３は光硬化性絶縁樹脂、３４、３８
はＬＳＩチップ、３５はバンプ、３６は加圧ツール、３
７は光照射、３９は不良チップ除去冶具、４０はせん断
力である。
【０００５】以上のように構成された従来例について工
程別に説明する。まず図２ａに示すように配線基板３１
の導体配線３２ように光硬化性絶縁樹脂３３を塗布する
。その後図２ｂに示すようにＬＳＩチップ３４のバンプ
３５と導体配線３２を一致させて配線基板３１に設置し
た後、加圧冶具３６にてＬＳＩチップ３４を加圧する。 このとき、導体配線３２とＬＳＩチップ３４のバンプ３
５は接触する。その後ＬＳＩチップ３４の側面より光ｌ
を照射し、ＬＳＩチップ３４の側面の光硬化性絶縁ん樹
脂及びバンプ３５の周辺の樹脂を硬化する。その後、加
圧冶具３６を解除した後未硬化部の光硬化性絶縁樹脂３
３を常温硬化あるいは加熱硬化により硬化する（図２ｃ
）。以下同様の方法で複数のＬＳＩチップたとえばチッ
プ３８を実装し図２ｄに示すようなマルチチップモジュ
ールを得る。その後マルチチップモジュールの動作試験
を行なう。このときチップ３８の不良が判明したとき図
２ｄ，ｅに示すように不良チップ３８に加熱したせん断
冶具３９を用いてせん断力を印加し、チップ３８を取り
外す。
程別に説明する。まず図２ａに示すように配線基板３１
の導体配線３２ように光硬化性絶縁樹脂３３を塗布する
。その後図２ｂに示すようにＬＳＩチップ３４のバンプ
３５と導体配線３２を一致させて配線基板３１に設置し
た後、加圧冶具３６にてＬＳＩチップ３４を加圧する。 このとき、導体配線３２とＬＳＩチップ３４のバンプ３
５は接触する。その後ＬＳＩチップ３４の側面より光ｌ
を照射し、ＬＳＩチップ３４の側面の光硬化性絶縁ん樹
脂及びバンプ３５の周辺の樹脂を硬化する。その後、加
圧冶具３６を解除した後未硬化部の光硬化性絶縁樹脂３
３を常温硬化あるいは加熱硬化により硬化する（図２ｃ
）。以下同様の方法で複数のＬＳＩチップたとえばチッ
プ３８を実装し図２ｄに示すようなマルチチップモジュ
ールを得る。その後マルチチップモジュールの動作試験
を行なう。このときチップ３８の不良が判明したとき図
２ｄ，ｅに示すように不良チップ３８に加熱したせん断
冶具３９を用いてせん断力を印加し、チップ３８を取り
外す。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、不良チップを取り外す方法としてＬＳＩ
チップと配線基板の間にある光硬化性絶縁樹脂３３全て
を硬化した後に行なうため、ＬＳＩチップ３８の面積が
大きい場合にＬＳＩチップ３８の接着力が非常に大きく
なり不良チップの取り外しが出来なくなる。したがって
、マルチチップモジュールの歩留まりが非常に低いとい
う問題点を有していた。また樹脂３３の未硬化部の硬化
に加熱硬化を用いた場合は、不良チップの交換交換取り
外し後新たに実装したチップを樹脂の加熱硬化のために
周辺の良品チップは加熱処理を何回も受けることになり
、光硬化性絶縁樹脂の特性が変化し信頼性の低いもので
あった。
うな方法では、不良チップを取り外す方法としてＬＳＩ
チップと配線基板の間にある光硬化性絶縁樹脂３３全て
を硬化した後に行なうため、ＬＳＩチップ３８の面積が
大きい場合にＬＳＩチップ３８の接着力が非常に大きく
なり不良チップの取り外しが出来なくなる。したがって
、マルチチップモジュールの歩留まりが非常に低いとい
う問題点を有していた。また樹脂３３の未硬化部の硬化
に加熱硬化を用いた場合は、不良チップの交換交換取り
外し後新たに実装したチップを樹脂の加熱硬化のために
周辺の良品チップは加熱処理を何回も受けることになり
、光硬化性絶縁樹脂の特性が変化し信頼性の低いもので
あった。
【０００７】本発明は上記問題点に鑑み、マルチチップ
モジュールの不良チップ取り外しをの容易に行える方法
を提供するものである。
モジュールの不良チップ取り外しをの容易に行える方法
を提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のマルチチップモジュールの不良チップの取
り外し方法は、配線基板もしくは、半導体素子の表面に
未硬化時の体積抵抗が１００メガオーム以上である光硬
化性絶縁樹脂を塗布する工程、配線基板の導体配線に半
導体素子の電極を一致させ前記半導体素子を前記光硬化
性樹脂を介して前記配線基板に設置する工程、前記半導
体素子を加圧し前記半導体素子を前記配線基板に押し当
て前記半導体素子の電極を前記配線基板の導体配線に接
触させる工程、前記半導体素子を加圧した状態で前記半
導体素子の側面に光を照射し前記半導体素子電極部を含
む周辺の前記光硬化性絶縁樹脂を硬化し前記半導体素子
を前記配線基板に固着するとともに前記半導体素子の電
極と前記配線基板の電極を接触により電気的に接続する
工程、前記半導体素子の動作試験を行なった後前記光硬
化性樹脂の未硬化部を硬化する工程を備えたものである
。
めに本発明のマルチチップモジュールの不良チップの取
り外し方法は、配線基板もしくは、半導体素子の表面に
未硬化時の体積抵抗が１００メガオーム以上である光硬
化性絶縁樹脂を塗布する工程、配線基板の導体配線に半
導体素子の電極を一致させ前記半導体素子を前記光硬化
性樹脂を介して前記配線基板に設置する工程、前記半導
体素子を加圧し前記半導体素子を前記配線基板に押し当
て前記半導体素子の電極を前記配線基板の導体配線に接
触させる工程、前記半導体素子を加圧した状態で前記半
導体素子の側面に光を照射し前記半導体素子電極部を含
む周辺の前記光硬化性絶縁樹脂を硬化し前記半導体素子
を前記配線基板に固着するとともに前記半導体素子の電
極と前記配線基板の電極を接触により電気的に接続する
工程、前記半導体素子の動作試験を行なった後前記光硬
化性樹脂の未硬化部を硬化する工程を備えたものである
。
【０００９】
【作用】本発明は上記した構成によって、不良チップの
取り外しはＬＳＩチップと配線基板の間にある光硬化性
絶縁樹脂の半分以上が未硬化の状態で行なうため、面積
の大きいＬＳＩチップでも容易に取り外すことが出来る
。
取り外しはＬＳＩチップと配線基板の間にある光硬化性
絶縁樹脂の半分以上が未硬化の状態で行なうため、面積
の大きいＬＳＩチップでも容易に取り外すことが出来る
。
【００１０】
【実施例】以下本発明の一実施例のマルチチップモジュ
ールの不良チップの取り外し方法について図面を参照し
ながら説明する。
ールの不良チップの取り外し方法について図面を参照し
ながら説明する。
【００１１】図１は本発明の実施例における不良チップ
の取り外し方法の工程別断面図を示すものである。図１
において、１は配線基板、２は導体配線、３は光硬化性
絶縁樹脂、４，１０，１５は半導体素子であるＬＳＩチ
ップ、５，１１，１６はバンプ、６は加圧ツール、７は
光照射、８，１３，１７は硬化後の光硬化性樹脂、３，
１２は未硬化の光硬化性絶縁樹脂、９は取り外し冶具、
１４はせん断力を示すものである。
の取り外し方法の工程別断面図を示すものである。図１
において、１は配線基板、２は導体配線、３は光硬化性
絶縁樹脂、４，１０，１５は半導体素子であるＬＳＩチ
ップ、５，１１，１６はバンプ、６は加圧ツール、７は
光照射、８，１３，１７は硬化後の光硬化性樹脂、３，
１２は未硬化の光硬化性絶縁樹脂、９は取り外し冶具、
１４はせん断力を示すものである。
【００１２】以下本発明の実施例について図面を参照し
ながら説明する。まず図１ａに示すように、配線基板１
の後にＬＳＩチップを搭載する領域に光硬化性絶縁樹脂
３を塗布する。配線基板１はセラミック基板、シリコン
基板などである。光硬化性絶縁樹脂３はアクリル、エポ
キシ、シリコーン、ポリイミドなどであり、未硬化時の
体積抵抗が１００メガオーム以上のものを用いる。また
光硬化性絶縁樹脂の粘度は１０００から３０００ｃｐｓ
程度である。次に図１ｂに示すようにＬＳＩチップ４の
電極であるバンプ５と配線基板の導体配線を位置合わせ
しＬＳＩチップを４を配線基板１に設置する。バンプ５
は、金、銅、はんだ等でありその厚みは５から５０μｍ
程度である。その後加圧ツール６にてＬＳＩチップ４を
加圧する。このとき導体配線２とバンプの間にある光硬
化性絶縁樹脂３は周囲に押し出され導体配線２とバンプ
５は接触する。次にＬＳＩチップ４を加圧した状態でＬ
ＳＩチップの側面より光照射７を行ないＬＳＩチップの
側面の光硬化性絶縁樹脂及びバンプ５の周辺部のみの樹
脂を硬化し硬化した光硬化性絶縁樹脂８を得る。このと
き光照射７の照射エネルギーをコントロールすることに
より光硬化性絶縁樹脂３の硬化領域を容易に制御するこ
とが出来る。
ながら説明する。まず図１ａに示すように、配線基板１
の後にＬＳＩチップを搭載する領域に光硬化性絶縁樹脂
３を塗布する。配線基板１はセラミック基板、シリコン
基板などである。光硬化性絶縁樹脂３はアクリル、エポ
キシ、シリコーン、ポリイミドなどであり、未硬化時の
体積抵抗が１００メガオーム以上のものを用いる。また
光硬化性絶縁樹脂の粘度は１０００から３０００ｃｐｓ
程度である。次に図１ｂに示すようにＬＳＩチップ４の
電極であるバンプ５と配線基板の導体配線を位置合わせ
しＬＳＩチップを４を配線基板１に設置する。バンプ５
は、金、銅、はんだ等でありその厚みは５から５０μｍ
程度である。その後加圧ツール６にてＬＳＩチップ４を
加圧する。このとき導体配線２とバンプの間にある光硬
化性絶縁樹脂３は周囲に押し出され導体配線２とバンプ
５は接触する。次にＬＳＩチップ４を加圧した状態でＬ
ＳＩチップの側面より光照射７を行ないＬＳＩチップの
側面の光硬化性絶縁樹脂及びバンプ５の周辺部のみの樹
脂を硬化し硬化した光硬化性絶縁樹脂８を得る。このと
き光照射７の照射エネルギーをコントロールすることに
より光硬化性絶縁樹脂３の硬化領域を容易に制御するこ
とが出来る。
【００１３】次に図１Ｃに示すように加圧ツール６を解
除してＬＳＩチップ４を配線基板１に固着するとともに
ＬＳＩチップ４のバンプ５と配線基板１の導体配線２を
電気的に接続する。このときＬＳＩチップ４の中央にあ
る光硬化性絶縁樹脂３は未硬化状態であるが、バンプ５
周辺は硬化しているためＬＳＩチップ４と配線基板１の
間には十分な収縮力が作用し完全な接続を得ることが出
来る。次に図１ｄに示すように同様の方法でＬＳＩチッ
プ１０を実装し、複数のＬＳＩチップの実装されたマル
チチップモジュールを得た後、次にマルチチップモジュ
ールの特性検査を行ない不良の場合は不良ＬＳＩチップ
の特定を行なう。このときＬＳＩチップ４，１０の中央
部にある光硬化性樹脂３，１２は、未硬化であるが未硬
化時の体積抵抗が１００メガオーム以上と絶縁性が非常
に高いため、特性検査への影響はまったく無い。次にた
とえばＬＳＩチップ１０が不良と判明したとき、不良Ｌ
ＳＩチップ１０の側面に取り外し冶具９を押し当てせん
断力１４を印加して配線基板１より取り外す。このとき
ＬＳＩチップ１０は、チップの周辺でしか固定されてい
ないため大面積のＬＳＩチップでも非常に小さいせん断
力１４で容易に取り外すことができる。またこのときＬ
ＳＩチップ１０を加熱することにより更に小さいせん断
力でＬＳＩチップ１０を取り外すことが出来る。ＬＳＩ
チップ１０を除去した後の配線基板１の表面は有機溶剤
などでクリーニングする。
除してＬＳＩチップ４を配線基板１に固着するとともに
ＬＳＩチップ４のバンプ５と配線基板１の導体配線２を
電気的に接続する。このときＬＳＩチップ４の中央にあ
る光硬化性絶縁樹脂３は未硬化状態であるが、バンプ５
周辺は硬化しているためＬＳＩチップ４と配線基板１の
間には十分な収縮力が作用し完全な接続を得ることが出
来る。次に図１ｄに示すように同様の方法でＬＳＩチッ
プ１０を実装し、複数のＬＳＩチップの実装されたマル
チチップモジュールを得た後、次にマルチチップモジュ
ールの特性検査を行ない不良の場合は不良ＬＳＩチップ
の特定を行なう。このときＬＳＩチップ４，１０の中央
部にある光硬化性樹脂３，１２は、未硬化であるが未硬
化時の体積抵抗が１００メガオーム以上と絶縁性が非常
に高いため、特性検査への影響はまったく無い。次にた
とえばＬＳＩチップ１０が不良と判明したとき、不良Ｌ
ＳＩチップ１０の側面に取り外し冶具９を押し当てせん
断力１４を印加して配線基板１より取り外す。このとき
ＬＳＩチップ１０は、チップの周辺でしか固定されてい
ないため大面積のＬＳＩチップでも非常に小さいせん断
力１４で容易に取り外すことができる。またこのときＬ
ＳＩチップ１０を加熱することにより更に小さいせん断
力でＬＳＩチップ１０を取り外すことが出来る。ＬＳＩ
チップ１０を除去した後の配線基板１の表面は有機溶剤
などでクリーニングする。
【００１４】次に図１ｆに示すようにチップ１０の代わ
りに再度ＬＳＩチップ１５を同様の方法で配線基板１上
に固着しモジュールの特性検査を行ない、その結果モジ
ュールが良品であればにＬＳＩチップの中央部にある未
硬化の光硬化性樹脂を硬化する。硬化の方法は加熱硬化
あるいはＬＳＩチップの側面よりの光照射による。８，
１７は硬化後の絶縁樹脂である。また同様の不良チップ
交換方法をマルチチップモジュールのスクーリーニング
試験後に行うことも可能である。
りに再度ＬＳＩチップ１５を同様の方法で配線基板１上
に固着しモジュールの特性検査を行ない、その結果モジ
ュールが良品であればにＬＳＩチップの中央部にある未
硬化の光硬化性樹脂を硬化する。硬化の方法は加熱硬化
あるいはＬＳＩチップの側面よりの光照射による。８，
１７は硬化後の絶縁樹脂である。また同様の不良チップ
交換方法をマルチチップモジュールのスクーリーニング
試験後に行うことも可能である。
【００１５】
【発明の効果】以上のように本発明は、ＬＳＩチップと
配線基板の接続をＬＳＩチップの周辺部の光硬化性絶縁
樹脂を硬化させることにより行い、動作試験を行った後
全領域の樹脂を硬化させる方法であるため、動作試験に
おいて、不良チップが発生しても光硬化性絶縁樹脂は、
ＬＳＩチップの周辺しか硬化していないため接着強度が
弱く容易に取り外すことが出来、 歩留まりの高いマ
ルチチップモジュールを得ることが出来る。
配線基板の接続をＬＳＩチップの周辺部の光硬化性絶縁
樹脂を硬化させることにより行い、動作試験を行った後
全領域の樹脂を硬化させる方法であるため、動作試験に
おいて、不良チップが発生しても光硬化性絶縁樹脂は、
ＬＳＩチップの周辺しか硬化していないため接着強度が
弱く容易に取り外すことが出来、 歩留まりの高いマ
ルチチップモジュールを得ることが出来る。
【図１】本発明の一実施例における工程別断面図である
。
。
【図２】従来の工程別断面図である。
１ 配線基板
２ 導体配線
３、１２ 未硬化の光硬化性絶縁樹脂４、１０、１５
ＬＳＩチップ ５、１１、１６ バンプ ６ 加圧ツール ７ 光照射 ８、１３、１７ 硬化後の光硬化性絶縁樹脂９ 取
り外し治具 １４ せんだん力
ＬＳＩチップ ５、１１、１６ バンプ ６ 加圧ツール ７ 光照射 ８、１３、１７ 硬化後の光硬化性絶縁樹脂９ 取
り外し治具 １４ せんだん力
Claims (1)
- 【請求項１】配線基板もしくは半導体素子の表面に、未
硬化時の体積抵抗が１００メガオーム以上である光硬化
性絶縁樹脂を塗布する工程、前記配線基板の導体配線に
前記半導体素子の電極を一致させ前記半導体素子を前記
光硬化性樹脂を介して前記配線基板に設置する工程、前
記半導体素子を加圧し前記半導体素子を前記配線基板に
押し当て前記半導体素子の電極を前記配線基板の導体配
線に接触させる工程、前記半導体素子を加圧した状態で
前記半導体素子の側面に光を照射し前記半導体素子電極
部を含む周辺の前記光硬化性絶縁樹脂を硬化し前記半導
体素子を前記配線基板に固着するとともに前記半導体素
子の電極と前記配線基板の電極を接触により電気的に接
続する工程、前記半導体素子の動作試験を行ない不良チ
ップの交換を行った後前記光硬化性絶縁樹脂の未硬化部
を硬化する工程を備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9201491A JP2827565B2 (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9201491A JP2827565B2 (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04322439A true JPH04322439A (ja) | 1992-11-12 |
| JP2827565B2 JP2827565B2 (ja) | 1998-11-25 |
Family
ID=14042657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9201491A Expired - Fee Related JP2827565B2 (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827565B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081757A1 (en) * | 1999-09-01 | 2001-03-07 | S3 Incorporated | Multichip module packaging process for known good die burn-in |
| WO2007058142A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 電子部品を実装した回路基板を製造する方法 |
-
1991
- 1991-04-23 JP JP9201491A patent/JP2827565B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1081757A1 (en) * | 1999-09-01 | 2001-03-07 | S3 Incorporated | Multichip module packaging process for known good die burn-in |
| US6251695B1 (en) | 1999-09-01 | 2001-06-26 | S3 Graphics Co., Ltd. | Multichip module packaging process for known good die burn-in |
| WO2007058142A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 電子部品を実装した回路基板を製造する方法 |
| JPWO2007058142A1 (ja) * | 2005-11-21 | 2009-04-30 | パナソニック株式会社 | 電子部品を実装した回路基板を製造する方法 |
| US8205327B2 (en) | 2005-11-21 | 2012-06-26 | Panasonic Corporation | Method for manufacturing circuit board on which electronic component is mounted |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827565B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144817A (ja) | 電子部品実装接続体およびその製造方法 | |
| JP2008060585A (ja) | 半導体チップの順応性インターフェースを形成する方法 | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH0121620B2 (ja) | ||
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2000164633A (ja) | 半導体実装方法および半導体実装装置 | |
| JPH0629349A (ja) | 半導体素子の実装方法 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH07231020A (ja) | エリアパッド付き半導体チップの製造方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |