JP2000164633A - 半導体実装方法および半導体実装装置 - Google Patents
半導体実装方法および半導体実装装置Info
- Publication number
- JP2000164633A JP2000164633A JP34013198A JP34013198A JP2000164633A JP 2000164633 A JP2000164633 A JP 2000164633A JP 34013198 A JP34013198 A JP 34013198A JP 34013198 A JP34013198 A JP 34013198A JP 2000164633 A JP2000164633 A JP 2000164633A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- mounting
- defective
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 耐熱性の低いガラスエポキシベースの基板に
対して半導体実装をした後のリペア性を向上させる。 【解決手段】 キャリアベース４上に紫外線硬化性を付
与した熱硬化性の封止樹脂３ａを供給し、キャリアベー
ス４上にベアＩＣ１を載置して加熱，加圧して実装す
る。さらに、その実装基板の電気的な検査を行い、良品
の場合にはベアＩＣ１に紫外線を照射して接着強度を高
め、不良品の場合にはベアＩＣ１を剥がすことでリペア
を行う。その際、封止樹脂３ａに紫外線硬化性の成分が
含有している分、加熱，加圧時における封止樹脂３ａが
接着強度が完全ではないため、常温あるいはキャリアベ
ース４のガラス転移温度以下に加熱した状態でもリペア
が可能になる。
対して半導体実装をした後のリペア性を向上させる。 【解決手段】 キャリアベース４上に紫外線硬化性を付
与した熱硬化性の封止樹脂３ａを供給し、キャリアベー
ス４上にベアＩＣ１を載置して加熱，加圧して実装す
る。さらに、その実装基板の電気的な検査を行い、良品
の場合にはベアＩＣ１に紫外線を照射して接着強度を高
め、不良品の場合にはベアＩＣ１を剥がすことでリペア
を行う。その際、封止樹脂３ａに紫外線硬化性の成分が
含有している分、加熱，加圧時における封止樹脂３ａが
接着強度が完全ではないため、常温あるいはキャリアベ
ース４のガラス転移温度以下に加熱した状態でもリペア
が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体のフリップ
チップ実装方法および実装装置に関する。
チップ実装方法および実装装置に関する。
【０００２】
【従来の技術】従来における接着剤や封止樹脂を用いた
半導体実装方法は、リペアをする場合に樹脂が接着強度
を落とすまで加熱することでリペアを行っている。
半導体実装方法は、リペアをする場合に樹脂が接着強度
を落とすまで加熱することでリペアを行っている。
【０００３】図６は従来のフリップチップ半導体実装方
法における実装後の断面図であり、１はベアＩＣ、２は
ベアＩＣ１の電極上に形成されたバンプ、３は接着剤ま
たは封止樹脂、４は基板であるキャリアボード、５はキ
ャリア側配線電極を示す。
法における実装後の断面図であり、１はベアＩＣ、２は
ベアＩＣ１の電極上に形成されたバンプ、３は接着剤ま
たは封止樹脂、４は基板であるキャリアボード、５はキ
ャリア側配線電極を示す。
【０００４】また、半導体実装に使用する半導体実装装
置には、キャリアボード４を載置する加熱テーブル、ベ
アＩＣ１をキャリアボード４上に実装するための加熱・
加圧ツール、導通テストや動作テスト等の電気的な検査
を行う検査器、ベアＩＣ１をキャリアボード４から剥離
させる揃断(ダイシェア)ツールが備えられている。
置には、キャリアボード４を載置する加熱テーブル、ベ
アＩＣ１をキャリアボード４上に実装するための加熱・
加圧ツール、導通テストや動作テスト等の電気的な検査
を行う検査器、ベアＩＣ１をキャリアボード４から剥離
させる揃断(ダイシェア)ツールが備えられている。
【０００５】図７はキャリアボードにベアＩＣを実装す
る工程を示すフローチャートであり、まず、キャリアボ
ード４に液状またはフィルム状の接着剤または封止樹脂
３を供給し（Ｓ１）、次に、バンプ２が、対応する配線
電極５に接続するようにベアＩＣ１をキャリアボード４
に載置する（Ｓ２）。そして、ベアＩＣ１裏面からの加
熱・加圧により接着剤または封止樹脂３を所定の接着強
度まで硬化・固化することでベアＩＣ１がキャリアボー
ド４に仮実装される（Ｓ３）。
る工程を示すフローチャートであり、まず、キャリアボ
ード４に液状またはフィルム状の接着剤または封止樹脂
３を供給し（Ｓ１）、次に、バンプ２が、対応する配線
電極５に接続するようにベアＩＣ１をキャリアボード４
に載置する（Ｓ２）。そして、ベアＩＣ１裏面からの加
熱・加圧により接着剤または封止樹脂３を所定の接着強
度まで硬化・固化することでベアＩＣ１がキャリアボー
ド４に仮実装される（Ｓ３）。
【０００６】この時点で電気的な検査を行い（Ｓ４）、
封止樹脂３を完全に硬化させることにより完成する（Ｓ
６）。検査結果が不良であった場合には、接着剤または
封止樹脂３の硬化特性にしたがって接着強度を落とすま
で加熱し(例えば、エポキシ樹脂の場合２００数十℃以
上)、ベアＩＣ１の側面からダイシェアすることによっ
て剥離させる（Ｓ５）。そして、再度ベアＩＣ１の載
置，検査を行い、それでも不良の場合には廃棄する。
封止樹脂３を完全に硬化させることにより完成する（Ｓ
６）。検査結果が不良であった場合には、接着剤または
封止樹脂３の硬化特性にしたがって接着強度を落とすま
で加熱し(例えば、エポキシ樹脂の場合２００数十℃以
上)、ベアＩＣ１の側面からダイシェアすることによっ
て剥離させる（Ｓ５）。そして、再度ベアＩＣ１の載
置，検査を行い、それでも不良の場合には廃棄する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
方法では、キャリアボード４の材質がリペアのときの熱
に侵されないガラス基板、ポリイミドベースのもの等の
高耐熱のフレキシブル基板、セラミック基板に限られて
いる。つまり、一般の電子機器に用いるガラスエポキシ
ベースの基板では、ガラス転移温度が１００数十℃であ
るため、基板そのものが加熱温度によって樹脂の変成や
パターン接着部が劣化・破壊してしまうために適用でき
ず、不良が検出された場合はすべて廃棄することにな
る。
方法では、キャリアボード４の材質がリペアのときの熱
に侵されないガラス基板、ポリイミドベースのもの等の
高耐熱のフレキシブル基板、セラミック基板に限られて
いる。つまり、一般の電子機器に用いるガラスエポキシ
ベースの基板では、ガラス転移温度が１００数十℃であ
るため、基板そのものが加熱温度によって樹脂の変成や
パターン接着部が劣化・破壊してしまうために適用でき
ず、不良が検出された場合はすべて廃棄することにな
る。
【０００８】また、ベアＩＣ１を剥がした後のキャリア
ボード４に付着した接着剤または封止樹脂３を除去する
ために、特殊な溶剤を必要とすることもキャリアボード
４を劣化させる原因となる。
ボード４に付着した接着剤または封止樹脂３を除去する
ために、特殊な溶剤を必要とすることもキャリアボード
４を劣化させる原因となる。
【０００９】本発明は、このような問題点を解決するも
のであり、実装後の電気検査で不良であったものについ
て、低負荷、低荷重で実装後のリペアを可能とした半導
体実装方法および半導体実装装置を提供することを目的
とする。
のであり、実装後の電気検査で不良であったものについ
て、低負荷、低荷重で実装後のリペアを可能とした半導
体実装方法および半導体実装装置を提供することを目的
とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
の本発明の半導体実装方法は、基板上に、紫外線硬化性
を付与した熱硬化性の封止剤を供給する工程と、基板上
に半導体素子を載置する工程と、半導体素子と基板を熱
圧着する工程と、電気的な検査を行う工程と、この工程
で不良品と判断された場合に基板から半導体素子を剥離
させる工程と、前記電気的な検査を行う工程で良品と判
断された場合に半導体素子に紫外線を照射する工程とを
有することを特徴とする。このような構成により、熱圧
着工程で熱硬化性成分が完全に硬化しても、紫外線硬化
性成分が硬化しないために、紫外線を照射して封止剤を
完全に硬化させる前に、基板から半導体素子を剥離させ
ることができる。
の本発明の半導体実装方法は、基板上に、紫外線硬化性
を付与した熱硬化性の封止剤を供給する工程と、基板上
に半導体素子を載置する工程と、半導体素子と基板を熱
圧着する工程と、電気的な検査を行う工程と、この工程
で不良品と判断された場合に基板から半導体素子を剥離
させる工程と、前記電気的な検査を行う工程で良品と判
断された場合に半導体素子に紫外線を照射する工程とを
有することを特徴とする。このような構成により、熱圧
着工程で熱硬化性成分が完全に硬化しても、紫外線硬化
性成分が硬化しないために、紫外線を照射して封止剤を
完全に硬化させる前に、基板から半導体素子を剥離させ
ることができる。
【００１１】また本発明は、基板上に、接着強度が極低
温で極端に低下する物性を付与した熱硬化性の封止剤を
供給する工程と、基板上に半導体素子を載置する工程
と、半導体素子と基板を熱圧着する工程と、電気的な検
査を行う工程と、この工程で不良品と判断された場合に
基板を極低温環境下において基板から半導体素子を剥離
させる工程とを有することを特徴とする。このような構
成により、半導体実装基板を極低温下におくことによ
り、基板から半導体素子を剥離させやすくなる。
温で極端に低下する物性を付与した熱硬化性の封止剤を
供給する工程と、基板上に半導体素子を載置する工程
と、半導体素子と基板を熱圧着する工程と、電気的な検
査を行う工程と、この工程で不良品と判断された場合に
基板を極低温環境下において基板から半導体素子を剥離
させる工程とを有することを特徴とする。このような構
成により、半導体実装基板を極低温下におくことによ
り、基板から半導体素子を剥離させやすくなる。
【００１２】また本発明は、基板上に、トリガー硬化性
を付与した熱硬化性の封止剤を供給する工程と、基板上
に半導体素子を載置する工程と、半導体素子と基板を熱
圧着する工程と、電気的な検査を行う工程と、この工程
で不良品と判断された場合に封止剤中のトリガー硬化性
の成分が硬化する前に基板から半導体素子を剥離させる
工程とを有することを特徴とする。このような構成によ
り、熱圧着工程で熱硬化性成分が完全に硬化しても、ト
リガー硬化性成分が硬化しないために、トリガーを付与
して封止剤を完全に硬化させる前に、基板から半導体素
子を剥離させることができる。
を付与した熱硬化性の封止剤を供給する工程と、基板上
に半導体素子を載置する工程と、半導体素子と基板を熱
圧着する工程と、電気的な検査を行う工程と、この工程
で不良品と判断された場合に封止剤中のトリガー硬化性
の成分が硬化する前に基板から半導体素子を剥離させる
工程とを有することを特徴とする。このような構成によ
り、熱圧着工程で熱硬化性成分が完全に硬化しても、ト
リガー硬化性成分が硬化しないために、トリガーを付与
して封止剤を完全に硬化させる前に、基板から半導体素
子を剥離させることができる。
【００１３】また本発明は、基板上に、熱硬化性の封止
剤を供給する工程と、基板上に半導体素子を載置する工
程と、半導体素子と基板を熱圧着して、封止剤を仮硬化
する工程と、電気的な検査を行う工程と、この工程で不
良品と判断された場合に基板から半導体素子を剥離させ
る工程と、前記電気的な検査を行う工程で良品と判断さ
れた場合に封止剤に高周波を印加して封止剤を完全に硬
化させる工程とを有することを特徴とする。このような
構成により、封止剤を完全に硬化させる前に半導体素子
を剥離させることができる。また、高周波印加により局
所的な加熱が可能になり、封止剤を完全に硬化させるこ
とができる。
剤を供給する工程と、基板上に半導体素子を載置する工
程と、半導体素子と基板を熱圧着して、封止剤を仮硬化
する工程と、電気的な検査を行う工程と、この工程で不
良品と判断された場合に基板から半導体素子を剥離させ
る工程と、前記電気的な検査を行う工程で良品と判断さ
れた場合に封止剤に高周波を印加して封止剤を完全に硬
化させる工程とを有することを特徴とする。このような
構成により、封止剤を完全に硬化させる前に半導体素子
を剥離させることができる。また、高周波印加により局
所的な加熱が可能になり、封止剤を完全に硬化させるこ
とができる。
【００１４】また本発明の半導体実装装置は、基板上
に、紫外線硬化性を付与した熱硬化性の封止剤を供給す
る手段と、基板上に半導体素子を載置する手段と、半導
体素子と基板を熱圧着して半導体素子を基板に実装する
手段と、半導体素子を実装した基板の電気的な検査を行
う手段と、この検査で、不良品と判断された場合に基板
から半導体素子を剥離させる手段と、良品と判断された
場合に半導体素子に紫外線を照射する手段とを有するこ
とを特徴とする。このような構成により、半導体素子を
実装して検査した後におけるリペアにかかる作業、およ
び樹脂剤を完全に硬化させる作業が可能になる。
に、紫外線硬化性を付与した熱硬化性の封止剤を供給す
る手段と、基板上に半導体素子を載置する手段と、半導
体素子と基板を熱圧着して半導体素子を基板に実装する
手段と、半導体素子を実装した基板の電気的な検査を行
う手段と、この検査で、不良品と判断された場合に基板
から半導体素子を剥離させる手段と、良品と判断された
場合に半導体素子に紫外線を照射する手段とを有するこ
とを特徴とする。このような構成により、半導体素子を
実装して検査した後におけるリペアにかかる作業、およ
び樹脂剤を完全に硬化させる作業が可能になる。
【００１５】また本発明は、基板上に、接着強度が極低
温で極端に低下する物性を付与した熱硬化性の封止剤を
供給する手段と、基板上に半導体素子を載置する手段
と、半導体素子と基板を熱圧着する手段と、半導体素子
を実装した基板の電気的な検査を行う手段と、この検査
で不良品と判断された場合に基板を極低温環境下におい
て基板から半導体素子を剥離させる手段とを有すること
を特徴とする。このような構成により、半導体素子を実
装して検査した後において、基板から半導体素子を剥離
させることが容易に可能になる。
温で極端に低下する物性を付与した熱硬化性の封止剤を
供給する手段と、基板上に半導体素子を載置する手段
と、半導体素子と基板を熱圧着する手段と、半導体素子
を実装した基板の電気的な検査を行う手段と、この検査
で不良品と判断された場合に基板を極低温環境下におい
て基板から半導体素子を剥離させる手段とを有すること
を特徴とする。このような構成により、半導体素子を実
装して検査した後において、基板から半導体素子を剥離
させることが容易に可能になる。
【００１６】また本発明は、基板上に、トリガー硬化性
を付与した熱硬化性の封止剤を供給する手段と、基板上
に半導体素子を載置する手段と、半導体素子と基板を熱
圧着する手段と、半導体素子を実装した基板の電気的な
検査を行う手段と、この検査で不良品と判断された場合
に封止剤中のトリガー硬化性の成分が硬化する前に基板
から半導体素子を剥離させる手段とを有することを特徴
とする。このような構成により、半導体素子を実装して
検査した後において、リペアにかかる作業、および樹脂
剤を完全に硬化させる作業が可能になる。
を付与した熱硬化性の封止剤を供給する手段と、基板上
に半導体素子を載置する手段と、半導体素子と基板を熱
圧着する手段と、半導体素子を実装した基板の電気的な
検査を行う手段と、この検査で不良品と判断された場合
に封止剤中のトリガー硬化性の成分が硬化する前に基板
から半導体素子を剥離させる手段とを有することを特徴
とする。このような構成により、半導体素子を実装して
検査した後において、リペアにかかる作業、および樹脂
剤を完全に硬化させる作業が可能になる。
【００１７】また本発明は、基板上に、熱硬化性の封止
剤を供給する手段と、基板上に半導体素子を載置する手
段と、半導体素子と基板を熱圧着して、封止剤を仮硬化
する手段と、半導体素子を実装した基板の電気的な検査
を行う手段と、この検査で、不良品と判断された場合に
基板から半導体素子を剥離させる手段と、良品と判断さ
れた場合に封止剤に高周波を印加して封止剤を完全に硬
化させる手段とを有することを特徴とする。このような
構成により、半導体素子を実装して検査した後におい
て、リペアにかかる作業、および樹脂剤を完全に硬化さ
せる作業が可能になる。
剤を供給する手段と、基板上に半導体素子を載置する手
段と、半導体素子と基板を熱圧着して、封止剤を仮硬化
する手段と、半導体素子を実装した基板の電気的な検査
を行う手段と、この検査で、不良品と判断された場合に
基板から半導体素子を剥離させる手段と、良品と判断さ
れた場合に封止剤に高周波を印加して封止剤を完全に硬
化させる手段とを有することを特徴とする。このような
構成により、半導体素子を実装して検査した後におい
て、リペアにかかる作業、および樹脂剤を完全に硬化さ
せる作業が可能になる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。なお、図６に
示した従来の技術における部材と同一の部材については
同一の符号を付して詳細な説明は省略した。
て、図面を参照しながら詳細に説明する。なお、図６に
示した従来の技術における部材と同一の部材については
同一の符号を付して詳細な説明は省略した。
【００１９】図１は本発明の第１実施形態の半導体実装
方法における実装後の断面図であり、３ａは紫外線照射
で硬化する特性を付与した熱硬化性の接着剤または封止
樹脂を示す。この接着剤または封止樹脂３ａにおける紫
外線硬化性の成分としては、エポキシ変成アクリレー
ト，ポリエステル変成アクリレート，カチオン重合型エ
ポキシ樹脂，ポリウレタン変成アクリレート等が該当す
る。
方法における実装後の断面図であり、３ａは紫外線照射
で硬化する特性を付与した熱硬化性の接着剤または封止
樹脂を示す。この接着剤または封止樹脂３ａにおける紫
外線硬化性の成分としては、エポキシ変成アクリレー
ト，ポリエステル変成アクリレート，カチオン重合型エ
ポキシ樹脂，ポリウレタン変成アクリレート等が該当す
る。
【００２０】すなわち、この第１実施形態の半導体実装
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ａを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ａを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
【００２１】また、この第１実施形態の半導体実装方法
によって半導体実装基板を製造するための半導体実装装
置には、従来の半導体実装装置におけるベルト炉内に、
ベアＩＣ１に対してスポット状に紫外線を照射する紫外
線照射装置が設けられ、検査工程で良品と判断された基
板に対しては紫外線を照射し、不良品の基板に対して
は、ダイシェアする機構が備えられている。
によって半導体実装基板を製造するための半導体実装装
置には、従来の半導体実装装置におけるベルト炉内に、
ベアＩＣ１に対してスポット状に紫外線を照射する紫外
線照射装置が設けられ、検査工程で良品と判断された基
板に対しては紫外線を照射し、不良品の基板に対して
は、ダイシェアする機構が備えられている。
【００２２】図５は本発明におけるキャリアボードにベ
アＩＣを実装する工程を示すフローチャートであり、キ
ャリアボード４に液状またはフィルム状の接着剤または
封止樹脂３ａを供給し（Ｓ７）、次に、バンプ２が、対
応する配線電極５に接続するようにベアＩＣ１をキャリ
アボード４に載置する（Ｓ８）。そして、ベアＩＣ１裏
面からの加熱・加圧により接着剤または封止樹脂３ａの
熱硬化性の成分が硬化・固化することでベアＩＣ１がキ
ャリアボード４に実装される（Ｓ９）。
アＩＣを実装する工程を示すフローチャートであり、キ
ャリアボード４に液状またはフィルム状の接着剤または
封止樹脂３ａを供給し（Ｓ７）、次に、バンプ２が、対
応する配線電極５に接続するようにベアＩＣ１をキャリ
アボード４に載置する（Ｓ８）。そして、ベアＩＣ１裏
面からの加熱・加圧により接着剤または封止樹脂３ａの
熱硬化性の成分が硬化・固化することでベアＩＣ１がキ
ャリアボード４に実装される（Ｓ９）。
【００２３】この時点で電気的な検査を行い（Ｓ１
０）、その結果不良であった場合にはリペアを行う（Ｓ
１１）。すなわち、常温またはキャリアボード４をガラ
ス転移温度以下で加熱して、低荷重のダイシェア等によ
りベアＩＣ１を剥がして、ベアＩＣ１をキャリアボード
４に載置して、検査を行う。ここで不良と判断された場
合にはベアＩＣ１を剥がして廃棄する。また、良品であ
った場合には後処理が行われる（Ｓ１２）。すなわち、
検査工程の後、紫外線６を照射することにより接着剤ま
たは封止樹脂３ａの紫外線硬化性の成分が硬化し、ＩＣ
周囲のフィレット部分が硬化されて剥がれなくなり、半
導体実装が完成する（Ｓ１３）。これによって接着強度
を高め、少なくとも従来相当の接着強度を得ることがで
き、耐湿・耐熱性を向上させることができる。
０）、その結果不良であった場合にはリペアを行う（Ｓ
１１）。すなわち、常温またはキャリアボード４をガラ
ス転移温度以下で加熱して、低荷重のダイシェア等によ
りベアＩＣ１を剥がして、ベアＩＣ１をキャリアボード
４に載置して、検査を行う。ここで不良と判断された場
合にはベアＩＣ１を剥がして廃棄する。また、良品であ
った場合には後処理が行われる（Ｓ１２）。すなわち、
検査工程の後、紫外線６を照射することにより接着剤ま
たは封止樹脂３ａの紫外線硬化性の成分が硬化し、ＩＣ
周囲のフィレット部分が硬化されて剥がれなくなり、半
導体実装が完成する（Ｓ１３）。これによって接着強度
を高め、少なくとも従来相当の接着強度を得ることがで
き、耐湿・耐熱性を向上させることができる。
【００２４】図２は本発明の第２実施形態の半導体実装
方法における実装後の断面図であり、３ｂは極低温下で
接着力が低下する特性を付与した熱硬化性の接着剤また
は封止樹脂を示す。この接着剤または封止樹脂３ｂの材
質としては、極低温付近にガラス転移温度がある、ゴム
系接着剤等の熱可塑性樹脂をエポキシ樹脂に混合したも
のや、低温で引っ張り強さが低下する脂肪族アミンや酸
無水物系硬化剤を使用したエポキシ樹脂等が該当する。
方法における実装後の断面図であり、３ｂは極低温下で
接着力が低下する特性を付与した熱硬化性の接着剤また
は封止樹脂を示す。この接着剤または封止樹脂３ｂの材
質としては、極低温付近にガラス転移温度がある、ゴム
系接着剤等の熱可塑性樹脂をエポキシ樹脂に混合したも
のや、低温で引っ張り強さが低下する脂肪族アミンや酸
無水物系硬化剤を使用したエポキシ樹脂等が該当する。
【００２５】すなわち、この第２実施形態の半導体実装
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｂを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｂを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
【００２６】また、この第２実施形態の半導体実装方法
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、検査工程におい
て不良と判断された基板を液体窒素の入った容器の中に
入れ、液体窒素の中でダイシェアするようにした機構を
付加したものである。
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、検査工程におい
て不良と判断された基板を液体窒素の入った容器の中に
入れ、液体窒素の中でダイシェアするようにした機構を
付加したものである。
【００２７】キャリアボード４に液状またはフィルム状
の接着剤または封止樹脂３ｂを供給し、次に、バンプ２
が、対応する配線電極５に接続するようにベアＩＣ１を
キャリアボード４に載置する。そして、ベアＩＣ１の裏
面からの加熱・加圧により接着剤または封止樹脂３ｂを
硬化・固化することでベアＩＣ１がキャリアボード４に
実装される。
の接着剤または封止樹脂３ｂを供給し、次に、バンプ２
が、対応する配線電極５に接続するようにベアＩＣ１を
キャリアボード４に載置する。そして、ベアＩＣ１の裏
面からの加熱・加圧により接着剤または封止樹脂３ｂを
硬化・固化することでベアＩＣ１がキャリアボード４に
実装される。
【００２８】この時点で電気的な検査を行い、その結果
不良であった場合にはリペアを行う。すなわち、不良品
を極低温下におき、低荷重のダイシェア等によりベアＩ
Ｃ１を剥がす。また、検査結果が良品であった場合には
半導体実装基板が完成する。これによって通常の環境下
では接着強度，耐湿・耐熱性が確保され、しかも極低温
下では界面７においてベアＩＣ１がキャリアボード４か
ら容易に剥がれるようになる。
不良であった場合にはリペアを行う。すなわち、不良品
を極低温下におき、低荷重のダイシェア等によりベアＩ
Ｃ１を剥がす。また、検査結果が良品であった場合には
半導体実装基板が完成する。これによって通常の環境下
では接着強度，耐湿・耐熱性が確保され、しかも極低温
下では界面７においてベアＩＣ１がキャリアボード４か
ら容易に剥がれるようになる。
【００２９】図３は本発明の第３実施形態の半導体実装
方法における実装後の断面図であり、３ｃはトリガー硬
化性を付与した熱硬化性の接着剤または封止樹脂を示
す。この接着剤または封止樹脂３ｃの材質としては、エ
ポキシ樹脂にシアノアクリレート系接着剤を含有させる
ことによって遅硬化性を付与させたものが該当する。
方法における実装後の断面図であり、３ｃはトリガー硬
化性を付与した熱硬化性の接着剤または封止樹脂を示
す。この接着剤または封止樹脂３ｃの材質としては、エ
ポキシ樹脂にシアノアクリレート系接着剤を含有させる
ことによって遅硬化性を付与させたものが該当する。
【００３０】すなわち、この第３実施形態の半導体実装
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｃを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｃを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
【００３１】また、この第３実施形態の半導体実装方法
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、検査工程で不良
と判断された直後に不良の基板をダイシェアするように
した機構を設けたものである。
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、検査工程で不良
と判断された直後に不良の基板をダイシェアするように
した機構を設けたものである。
【００３２】キャリアボード４にベアＩＣ１を実装した
時点で電気的な検査を行い、その結果不良であった場合
にはリペアを行う。すなわち、初期の加熱・加圧時には
熱硬化性の成分は硬化するが遅硬化性の成分は未硬化状
態にあるため、接着剤または封止樹脂３ｃは完全に硬化
反応が終了していない状態にある。検査工程後、接着剤
または封止樹脂３ｃそのものが、常温もしくは１００℃
(加熱・加圧時よりも低い温度)の加熱により硬化反応が
進行し、剥がれなくなり、半導体実装が完成する。これ
により接着強度を高め、耐湿・耐熱性を向上させること
ができる。ここで、検査結果が不良の場合には、接着剤
または封止樹脂３ｃの硬化が進行する前に、ダイシェア
が行われる。これによって接着強度を高め、耐湿・耐熱
性を向上させることができる。
時点で電気的な検査を行い、その結果不良であった場合
にはリペアを行う。すなわち、初期の加熱・加圧時には
熱硬化性の成分は硬化するが遅硬化性の成分は未硬化状
態にあるため、接着剤または封止樹脂３ｃは完全に硬化
反応が終了していない状態にある。検査工程後、接着剤
または封止樹脂３ｃそのものが、常温もしくは１００℃
(加熱・加圧時よりも低い温度)の加熱により硬化反応が
進行し、剥がれなくなり、半導体実装が完成する。これ
により接着強度を高め、耐湿・耐熱性を向上させること
ができる。ここで、検査結果が不良の場合には、接着剤
または封止樹脂３ｃの硬化が進行する前に、ダイシェア
が行われる。これによって接着強度を高め、耐湿・耐熱
性を向上させることができる。
【００３３】図４は本発明の第４実施形態の半導体実装
方法における実装後の断面図であり、３ｄは高周波加熱
後に剥がれない強度になるような接着剤または封止樹
脂、８は高周波印加装置、８ａは電極を示す。この接着
剤または封止樹脂３ｄの材質としては、高周波を加える
ことにより接着剤の分子や双極子が電界作用により誘電
体損を生じ自己発熱するような、損失係数（比誘電率と
誘電損失の積）の大きな樹脂、例えばフェノール樹脂が
該当する。
方法における実装後の断面図であり、３ｄは高周波加熱
後に剥がれない強度になるような接着剤または封止樹
脂、８は高周波印加装置、８ａは電極を示す。この接着
剤または封止樹脂３ｄの材質としては、高周波を加える
ことにより接着剤の分子や双極子が電界作用により誘電
体損を生じ自己発熱するような、損失係数（比誘電率と
誘電損失の積）の大きな樹脂、例えばフェノール樹脂が
該当する。
【００３４】すなわち、この第４実施形態の半導体実装
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｄを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
方法においては、図６に示す従来の半導体実装方法にお
ける接着剤または封止樹脂３の代わりに上述した接着剤
または封止樹脂３ｄを適用し、さらにキャリアボード４
をガラスエポキシベースの基板としたものである。
【００３５】また、この第４実施形態の半導体実装方法
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、高周波印加装置
８を設け、さらに、検査工程で良品と判断された基板に
対してはベアＩＣ１とキャリアボード４の間に１０〜４
０ＭＨｚ程度の高周波がかけられるように並行に電極８
ａ，８ａを設け、不良品の基板に対しては、ダイシェア
する機構を設けたものである。
によって半導体実装基板を製造するための半導体実装装
置は、従来の半導体実装装置において、高周波印加装置
８を設け、さらに、検査工程で良品と判断された基板に
対してはベアＩＣ１とキャリアボード４の間に１０〜４
０ＭＨｚ程度の高周波がかけられるように並行に電極８
ａ，８ａを設け、不良品の基板に対しては、ダイシェア
する機構を設けたものである。
【００３６】キャリアボード４に液状またはフィルム状
の接着剤または封止樹脂３ｄを供給し、次に、バンプ２
が、対応する配線電極５に接続するようにベアＩＣ１を
キャリアボード４に載置する。そして、ベアＩＣ１の裏
面からの加熱・加圧により接着剤または封止樹脂３ｄの
熱硬化性の成分が硬化・固化することでベアＩＣ１がキ
ャリアボード４に実装される。
の接着剤または封止樹脂３ｄを供給し、次に、バンプ２
が、対応する配線電極５に接続するようにベアＩＣ１を
キャリアボード４に載置する。そして、ベアＩＣ１の裏
面からの加熱・加圧により接着剤または封止樹脂３ｄの
熱硬化性の成分が硬化・固化することでベアＩＣ１がキ
ャリアボード４に実装される。
【００３７】そして熱硬化性成分の仮硬化後、電気的な
検査を行い、その結果不良であった場合にはダイシェア
等によりベアＩＣ１を剥がす。また、検査結果が良品で
あった場合にはベアＩＣ１部分にのみ局所的に高周波加
熱を行うことで硬化反応が進行して剥がれにくくなり、
半導体実装が完成する。これによって接着強度を高め、
耐湿・耐熱性を向上させることができる。
検査を行い、その結果不良であった場合にはダイシェア
等によりベアＩＣ１を剥がす。また、検査結果が良品で
あった場合にはベアＩＣ１部分にのみ局所的に高周波加
熱を行うことで硬化反応が進行して剥がれにくくなり、
半導体実装が完成する。これによって接着強度を高め、
耐湿・耐熱性を向上させることができる。
【００３８】以上、本実施形態における半導体実装方法
および半導体実装装置によれば、従来技術では不可能で
あったガラスエポキシベースの基板に対してのリペアを
電気検査の後に容易に行うことができるとともに、後処
理の実施または後処理の必要なしに従来の材料と同レベ
ルの接着強度、耐湿、耐熱信頼性を確保できるフリップ
チップ半導体実装方法および実装装置が実現できる。
および半導体実装装置によれば、従来技術では不可能で
あったガラスエポキシベースの基板に対してのリペアを
電気検査の後に容易に行うことができるとともに、後処
理の実施または後処理の必要なしに従来の材料と同レベ
ルの接着強度、耐湿、耐熱信頼性を確保できるフリップ
チップ半導体実装方法および実装装置が実現できる。
【００３９】
【発明の効果】以上、説明したように構成された本発明
によれば、従来技術では不可能であったガラスエポキシ
ベースの基板に対しての半導体実装後のリペアを容易に
行うことが可能になる。
によれば、従来技術では不可能であったガラスエポキシ
ベースの基板に対しての半導体実装後のリペアを容易に
行うことが可能になる。
【図１】本発明の第１実施形態の半導体実装方法におけ
る実装後の断面図
る実装後の断面図
【図２】本発明の第２実施形態の半導体実装方法におけ
る実装後の断面図
る実装後の断面図
【図３】本発明の第３実施形態の半導体実装方法におけ
る実装後の断面図
る実装後の断面図
【図４】本発明の第４実施形態の半導体実装方法におけ
る実装後の断面図
る実装後の断面図
【図５】本発明におけるキャリアボードにベアＩＣを実
装する工程を示すフローチャート
装する工程を示すフローチャート
【図６】従来のフリップチップ半導体実装方法における
実装後の断面図
実装後の断面図
【図７】キャリアボードにベアＩＣを実装する工程を示
すフローチャート
すフローチャート
１ ベアＩＣ ２ バンプ ３，３ａ，３ｂ，３ｃ，３ｄ 接着剤または封止樹脂 ４ キャリアボード ５ キャリア側配線電極 ６ 紫外線 ７ 界面 ８ 高周波印加装置 ８ａ 電極
Claims (8)
- 【請求項１】 基板上に、紫外線硬化性を付与した熱硬
化性の封止剤を供給する工程と、基板上に半導体素子を
載置する工程と、半導体素子と基板を熱圧着する工程
と、電気的な検査を行う工程と、この工程で不良品と判
断された場合に基板から半導体素子を剥離させる工程
と、前記電気的な検査を行う工程で良品と判断された場
合に半導体素子に紫外線を照射する工程とを有すること
を特徴とする半導体実装方法。 - 【請求項２】 基板上に、接着強度が極低温で極端に低
下する物性を付与した熱硬化性の封止剤を供給する工程
と、基板上に半導体素子を載置する工程と、半導体素子
と基板を熱圧着する工程と、電気的な検査を行う工程
と、この工程で不良品と判断された場合に基板を極低温
環境下において基板から半導体素子を剥離させる工程と
を有することを特徴とする半導体実装方法。 - 【請求項３】 基板上に、トリガー硬化性を付与した熱
硬化性の封止剤を供給する工程と、基板上に半導体素子
を載置する工程と、半導体素子と基板を熱圧着する工程
と、電気的な検査を行う工程と、この工程で不良品と判
断された場合に封止剤中のトリガー硬化性の成分が硬化
する前に基板から半導体素子を剥離させる工程とを有す
ることを特徴とする半導体実装方法。 - 【請求項４】 基板上に、熱硬化性の封止剤を供給する
工程と、基板上に半導体素子を載置する工程と、半導体
素子と基板を熱圧着して、封止剤を仮硬化する工程と、
電気的な検査を行う工程と、この工程で不良品と判断さ
れた場合に基板から半導体素子を剥離させる工程と、前
記電気的な検査を行う工程で良品と判断された場合に封
止剤に高周波を印加して封止剤を完全に硬化させる工程
とを有することを特徴とする半導体実装方法。 - 【請求項５】 基板上に、紫外線硬化性を付与した熱硬
化性の封止剤を供給する手段と、基板上に半導体素子を
載置する手段と、半導体素子と基板を熱圧着して半導体
素子を基板に実装する手段と、半導体素子を実装した基
板の電気的な検査を行う手段と、この検査で、不良品と
判断された場合に基板から半導体素子を剥離させる手段
と、良品と判断された場合に半導体素子に紫外線を照射
する手段とを有することを特徴とする半導体実装装置。 - 【請求項６】 基板上に、接着強度が極低温で極端に低
下する物性を付与した熱硬化性の封止剤を供給する手段
と、基板上に半導体素子を載置する手段と、半導体素子
と基板を熱圧着する手段と、半導体素子を実装した基板
の電気的な検査を行う手段と、この検査で不良品と判断
された場合に基板を極低温環境下において基板から半導
体素子を剥離させる手段とを有することを特徴とする半
導体実装装置。 - 【請求項７】 基板上に、トリガー硬化性を付与した熱
硬化性の封止剤を供給する手段と、基板上に半導体素子
を載置する手段と、半導体素子と基板を熱圧着する手段
と、半導体素子を実装した基板の電気的な検査を行う手
段と、この検査で不良品と判断された場合に封止剤中の
トリガー硬化性の成分が硬化する前に基板から半導体素
子を剥離させる手段とを有することを特徴とする半導体
実装装置。 - 【請求項８】 基板上に、熱硬化性の封止剤を供給する
手段と、基板上に半導体素子を載置する手段と、半導体
素子と基板を熱圧着して、封止剤を仮硬化する手段と、
半導体素子を実装した基板の電気的な検査を行う手段
と、この検査で、不良品と判断された場合に基板から半
導体素子を剥離させる手段と、良品と判断された場合に
封止剤に高周波を印加して封止剤を完全に硬化させる手
段とを有することを特徴とする半導体実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34013198A JP2000164633A (ja) | 1998-11-30 | 1998-11-30 | 半導体実装方法および半導体実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34013198A JP2000164633A (ja) | 1998-11-30 | 1998-11-30 | 半導体実装方法および半導体実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164633A true JP2000164633A (ja) | 2000-06-16 |
Family
ID=18334032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34013198A Pending JP2000164633A (ja) | 1998-11-30 | 1998-11-30 | 半導体実装方法および半導体実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164633A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| WO2020159158A1 (ko) * | 2019-01-29 | 2020-08-06 | 주식회사 엘지화학 | 반도체 패키지의 제조방법 |
| US11527503B2 (en) | 2019-01-29 | 2022-12-13 | Lg Chem, Ltd. | Method for manufacturing semiconductor package |
-
1998
- 1998-11-30 JP JP34013198A patent/JP2000164633A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135248A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 半導体チップのフリップチップ実装方法およびその実装装置 |
| JP4644469B2 (ja) * | 2004-11-09 | 2011-03-02 | 富士通株式会社 | 半導体チップのフリップチップ実装方法およびその実装装置 |
| WO2020159158A1 (ko) * | 2019-01-29 | 2020-08-06 | 주식회사 엘지화학 | 반도체 패키지의 제조방법 |
| US11527503B2 (en) | 2019-01-29 | 2022-12-13 | Lg Chem, Ltd. | Method for manufacturing semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402267B2 (ja) | 電子素子の実装方法 | |
| JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| US5002818A (en) | Reworkable epoxy die-attach adhesive | |
| KR100547454B1 (ko) | 이방도전성 접착필름 | |
| US20050269699A1 (en) | Ball grid array solder joint reliability | |
| US20030178132A1 (en) | Method for manufacturing connection structure | |
| JPH11307584A (ja) | 半導体装置の製造方法 | |
| JP2000164633A (ja) | 半導体実装方法および半導体実装装置 | |
| US6818461B2 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JP4019328B2 (ja) | 電極の接続方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH09246423A (ja) | 半導体装置 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP4876882B2 (ja) | フリップチップ実装方法 | |
| KR100981394B1 (ko) | 반도체 소자 제조용 접착 페이스트 조성물 | |
| JPH05109838A (ja) | ベアチツプのリペア方法 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JP4032320B2 (ja) | 電極の接続方法 | |
| JP2706405B2 (ja) | 半導体チップの実装方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JP4563362B2 (ja) | チップ実装法 | |
| JPH04273452A (ja) | Ｉｃチップの実装方法 | |
| JP2000323348A (ja) | 電子部品の実装方法 | |
| JP3482905B2 (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051118 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070703 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A02 |