JP2706405B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP2706405B2 JP2706405B2 JP4107971A JP10797192A JP2706405B2 JP 2706405 B2 JP2706405 B2 JP 2706405B2 JP 4107971 A JP4107971 A JP 4107971A JP 10797192 A JP10797192 A JP 10797192A JP 2706405 B2 JP2706405 B2 JP 2706405B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- conductive paste
- paste
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶セルを構成するガ
ラス基板上に直接ＩＣチップを実装するフェイスダウン
ボンディング法に用いられる実装プロセスに関するもの
である。
ラス基板上に直接ＩＣチップを実装するフェイスダウン
ボンディング法に用いられる実装プロセスに関するもの
である。
【０００２】
【従来の技術】近年、例えば液晶表示装置に於いて、液
晶駆動用の半導体チップをガラス基板上に接続する場合
には、導電性ペーストを用いて直接フェイスダウンボン
ディングする、いわゆるＣＯＧ（ｃｈｉｐ ｏｎ ｇｌ
ａｓｓ）と称される方法が採用されている。この作製プ
ロセスは、ＩＣチップのバンプに導電性ペーストを転写
してガラス基板上の接続パッドと位置合わせしボンディ
ング後に加熱して本硬化を行っている。
晶駆動用の半導体チップをガラス基板上に接続する場合
には、導電性ペーストを用いて直接フェイスダウンボン
ディングする、いわゆるＣＯＧ（ｃｈｉｐ ｏｎ ｇｌ
ａｓｓ）と称される方法が採用されている。この作製プ
ロセスは、ＩＣチップのバンプに導電性ペーストを転写
してガラス基板上の接続パッドと位置合わせしボンディ
ング後に加熱して本硬化を行っている。
【０００３】不良ＩＣチップの交換はペースト硬化後に
電気チェック等で不良とわかったＩＣチップを約１５０
℃の温度に加熱して一度硬化した導電性ペーストを再度
やわらかくした後、機械的に除去し、残渣ペーストを溶
剤で拭き取ってから再ボンディング及び再硬化を行なっ
ていた。
電気チェック等で不良とわかったＩＣチップを約１５０
℃の温度に加熱して一度硬化した導電性ペーストを再度
やわらかくした後、機械的に除去し、残渣ペーストを溶
剤で拭き取ってから再ボンディング及び再硬化を行なっ
ていた。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
方法では、不良と判明したＩＣチップと残渣ペーストの
除去が困難であり、隣接する良品ＩＣチップへ熱や溶剤
による悪影響を及ぼし、また不良ＩＣチップと良品ＩＣ
チップの交換後も接続抵抗値が高抵抗となり、信頼性が
低下するという問題を有している。
方法では、不良と判明したＩＣチップと残渣ペーストの
除去が困難であり、隣接する良品ＩＣチップへ熱や溶剤
による悪影響を及ぼし、また不良ＩＣチップと良品ＩＣ
チップの交換後も接続抵抗値が高抵抗となり、信頼性が
低下するという問題を有している。
【０００５】
【課題を解決するための手段】本発明の実装プロセス
は、ＩＣチップをガラス基板にボンディング後、導電性
ペーストの仮硬化を行い、ペーストはまだやわらかい
が、ＩＣチップの電気チェックが行える状態にしてＩＣ
チップの良，不良を検査する。不良チップは真空吸引板
等で吸着して垂直に引き上げることにより簡単に除去可
能であり、半硬化状態の残渣ペーストは基板に残したま
まで良品ＩＣチップを再ボンディング、再仮硬化、再検
査を行い、ＣＯＧされた全ＩＣチップが良品となってか
ら本硬化を行うステップキュア法を特徴とする。
は、ＩＣチップをガラス基板にボンディング後、導電性
ペーストの仮硬化を行い、ペーストはまだやわらかい
が、ＩＣチップの電気チェックが行える状態にしてＩＣ
チップの良，不良を検査する。不良チップは真空吸引板
等で吸着して垂直に引き上げることにより簡単に除去可
能であり、半硬化状態の残渣ペーストは基板に残したま
まで良品ＩＣチップを再ボンディング、再仮硬化、再検
査を行い、ＣＯＧされた全ＩＣチップが良品となってか
ら本硬化を行うステップキュア法を特徴とする。
【０００６】
【作用】本発明の実装方法によれば、硬化後の除去が困
難な残渣ペーストを除去する必要がなく、そのまま良品
チップを再ボンディングするので交換チップのペースト
総量が多くなり信頼性も向上する。
難な残渣ペーストを除去する必要がなく、そのまま良品
チップを再ボンディングするので交換チップのペースト
総量が多くなり信頼性も向上する。
【０００７】また、隣接チップに於いても悪影響はな
い。リワーク装置は真空で引きながら垂直に移動するヘ
ッドを持つ簡単な装置を利用するのみでＩＣチップ交換
ができ、生産性もアップする。
い。リワーク装置は真空で引きながら垂直に移動するヘ
ッドを持つ簡単な装置を利用するのみでＩＣチップ交換
ができ、生産性もアップする。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。本実施例で液晶セル基板上に実装す
る半導体チップの接着手段として使用する導電性ペース
トはＡｇ系等のフィラーとエポキシ系樹脂のバインダー
から成る熱硬化型のペーストである。この導電性ペース
トは図１に示すように１００℃前後の温度である程度反
応が進み、電気的検査で半導体チップの良，不良が判定
できる様になり、接続強度は硬化不足で簡単に除去する
ことができる状態になる。図中、実線は半導体チップと
ガラス基板上の配線との間の接続抵抗、破線は接着強度
を示している。
しながら説明する。本実施例で液晶セル基板上に実装す
る半導体チップの接着手段として使用する導電性ペース
トはＡｇ系等のフィラーとエポキシ系樹脂のバインダー
から成る熱硬化型のペーストである。この導電性ペース
トは図１に示すように１００℃前後の温度である程度反
応が進み、電気的検査で半導体チップの良，不良が判定
できる様になり、接続強度は硬化不足で簡単に除去する
ことができる状態になる。図中、実線は半導体チップと
ガラス基板上の配線との間の接続抵抗、破線は接着強度
を示している。
【０００９】１５０℃以上になると接着強度が十分に強
くなり、接続抵抗値も低抵抗に安定する。この性質を利
用してペーストを転写し、半導体チップをボンディング
後に１００℃付近で導電性ペーストを仮硬化されれば電
気的検査は可能である。接着強度は、実装されたパネル
の移載中にはずれなくて除去しない場合には簡単に剥せ
る程度に半導体チップが接着される。仮硬化の条件は、
実装の結果９５℃１０分間が良好であった。
くなり、接続抵抗値も低抵抗に安定する。この性質を利
用してペーストを転写し、半導体チップをボンディング
後に１００℃付近で導電性ペーストを仮硬化されれば電
気的検査は可能である。接着強度は、実装されたパネル
の移載中にはずれなくて除去しない場合には簡単に剥せ
る程度に半導体チップが接着される。仮硬化の条件は、
実装の結果９５℃１０分間が良好であった。
【００１０】ＩＣチップがパネル上に実装された状態を
第３図に、接続部の拡大図を第７図に示す。仮硬化後の
電気的チェックで不良と判定されたＩＣチップは第４図
の様に真空吸着機能を持つチップ除去用ヘッド３にて除
去される。この時パネル２上に残渣ペースト６が残った
ままになるがここは一切触らずにこの上から第５図の様
にペーストを転写した良品ＩＣチップ８をボンディング
する。もう一度仮硬化を行い、電気的検査で実装された
全ＩＣチップが良品となってからＩＲ照射９により１９
０℃１０分間加熱し第６図の如く硬化される。
第３図に、接続部の拡大図を第７図に示す。仮硬化後の
電気的チェックで不良と判定されたＩＣチップは第４図
の様に真空吸着機能を持つチップ除去用ヘッド３にて除
去される。この時パネル２上に残渣ペースト６が残った
ままになるがここは一切触らずにこの上から第５図の様
にペーストを転写した良品ＩＣチップ８をボンディング
する。もう一度仮硬化を行い、電気的検査で実装された
全ＩＣチップが良品となってからＩＲ照射９により１９
０℃１０分間加熱し第６図の如く硬化される。
【００１１】バンプ１０と接続パッド１２間の導電性ペ
ースト６，１３の総量は交換のたびに多くなり接続抵抗
も接続強度も良好となるが高密度実装で隣とのペースト
ショートの危険性があるため、交換は２図までが望まし
い。
ースト６，１３の総量は交換のたびに多くなり接続抵抗
も接続強度も良好となるが高密度実装で隣とのペースト
ショートの危険性があるため、交換は２図までが望まし
い。
【００１２】隣接良品チップ５には悪影響を及ぼさない
のでなにも問題はない。これでわずらわしいリワーク工
程を簡単に且つ確実に行うことができ、しかも交換した
ＩＣチップとそれに隣接したＩＣチップその他のＩＣチ
ップの電気的、強度的信頼性も確保できる。
のでなにも問題はない。これでわずらわしいリワーク工
程を簡単に且つ確実に行うことができ、しかも交換した
ＩＣチップとそれに隣接したＩＣチップその他のＩＣチ
ップの電気的、強度的信頼性も確保できる。
【００１３】
【発明の効果】本発明の実装プロセスは以上の様にボン
ディング後、導電性ペーストが半硬化状態の時にリワー
クを行い、全ＩＣチップが良品となってから本硬化を行
うステップキュア方法を特徴としており、チップ交換が
困難な熱硬化型のペーストを使用しているにもかかわら
ず簡単に且つ確実にリワークが行え、しかも交換チップ
の接続抵抗の低抵抗安定化接続強度の増加、隣接良品チ
ップへの影響を無くし、信頼性の向上を計れる。
ディング後、導電性ペーストが半硬化状態の時にリワー
クを行い、全ＩＣチップが良品となってから本硬化を行
うステップキュア方法を特徴としており、チップ交換が
困難な熱硬化型のペーストを使用しているにもかかわら
ず簡単に且つ確実にリワークが行え、しかも交換チップ
の接続抵抗の低抵抗安定化接続強度の増加、隣接良品チ
ップへの影響を無くし、信頼性の向上を計れる。
【図１】導電性ペーストの硬化温度による接続抵抗、接
続強度の変化を示す特性図である。
続強度の変化を示す特性図である。
【図２】（Ａ）（Ｂ）はＣＯＧの一実施例を示す平面図
である。
である。
【図３】ＣＯＧの接続部断面図である。
【図４】不良チップ除去時の接続部断面図である。
【図５】良品チップ再ボンディング時の接続部断面図で
ある。
ある。
【図６】ペースト硬化時の接続部断面図である。
【図７】図３の要部拡大図である。
【図８】図４の要部拡大図である。
【図９】図５の要部拡大図である。
【図１０】図６の要部拡大図である。
１ ＩＣチップ ２ ガラスパネル ３ チップ除去用ヘッド ４ 不良ＩＣチップ ５ 隣接良品チップ ６ 残渣ペースト ７ ボンディングヘッド ８ 交換された良品チップ ９ ＩＲ照射による加熱 １０ バンプ １１ 導電性ペースト １２ 接続パッド １３ 新しく転写されたペースト
Claims (1)
- 【請求項１】 液晶セルを構成するガラス基板の縁部付
近にバンプを有する液晶駆動用半導体チップを実装して
前記ガラス基板上の配線パターンと結線する半導体チッ
プの実装方法において、前記半導体チップを導電性ペー
ストで前記ガラス基板に接着した後、前記導電性ペース
トの硬化前に導通検査をして導通良時には前記導電性ペ
ーストを硬化させ、導通不良時には前記半導体チップを
除去し、前記ガラス基板上に残存する前記導電性ペース
トの残渣を用いて代替の半導体チップを接着した後、該
残渣導電性ペーストを硬化させることを特徴とする半導
体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4107971A JP2706405B2 (ja) | 1992-04-27 | 1992-04-27 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4107971A JP2706405B2 (ja) | 1992-04-27 | 1992-04-27 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304189A JPH05304189A (ja) | 1993-11-16 |
| JP2706405B2 true JP2706405B2 (ja) | 1998-01-28 |
Family
ID=14472712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4107971A Expired - Lifetime JP2706405B2 (ja) | 1992-04-27 | 1992-04-27 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706405B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2932840B2 (ja) * | 1992-08-06 | 1999-08-09 | 日本電気株式会社 | 半導体素子のボンディング方法 |
| JPH11250214A (ja) * | 1998-03-03 | 1999-09-17 | Matsushita Electron Corp | 部品の実装方法とｉｃカード及びその製造方法 |
-
1992
- 1992-04-27 JP JP4107971A patent/JP2706405B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304189A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| JP2564728B2 (ja) | 半導体集積回路チップの実装方法 | |
| JP2001024034A (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| JPH10144733A (ja) | 半導体装置及びその製造方法 | |
| US20050269699A1 (en) | Ball grid array solder joint reliability | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JP2706405B2 (ja) | 半導体チップの実装方法 | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JP4036555B2 (ja) | 実装構造体の製造方法および実装構造体 | |
| JPH0121620B2 (ja) | ||
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP3243988B2 (ja) | 半導体装置の製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP2957955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04273452A (ja) | Ｉｃチップの実装方法 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| KR20060017213A (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| EP0843352A1 (en) | Method for removing a semiconductor chip bonded to a wire-bonded multichip module | |
| JP3307256B2 (ja) | バンプ付きワークの実装方法 | |
| JPS6396692A (ja) | 液晶装置の作製方法 | |
| JP2699784B2 (ja) | 半導体チップの除去方法 | |
| JP3284890B2 (ja) | バンプ付きワークのボンディング方法 | |
| JP3041980B2 (ja) | 液晶パネル及び液晶パネルの製造方法 | |
| JPH11163057A (ja) | 半導体装置の除去方法及び接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |