JP2932840B2 - 半導体素子のボンディング方法 - Google Patents

半導体素子のボンディング方法

Info

Publication number
JP2932840B2
JP2932840B2 JP4209888A JP20988892A JP2932840B2 JP 2932840 B2 JP2932840 B2 JP 2932840B2 JP 4209888 A JP4209888 A JP 4209888A JP 20988892 A JP20988892 A JP 20988892A JP 2932840 B2 JP2932840 B2 JP 2932840B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
resin
temporary
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4209888A
Other languages
English (en)
Other versions
JPH0661304A (ja
Inventor
直治 仙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4209888A priority Critical patent/JP2932840B2/ja
Publication of JPH0661304A publication Critical patent/JPH0661304A/ja
Application granted granted Critical
Publication of JP2932840B2 publication Critical patent/JP2932840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子のボンディン
グ方法に関し、特にバンプ接続方法に関する。
【０００２】
【従来の技術】従来の半導体素子のボンディング方法
は、例えば図７（特開平３−２１８６４５），図８（特
開平３−２１７０２４）および図９に示すようなものが
ある。まず、図７（特開平３−２１８４５）の方法につ
いて説明する。半導体素子２′にはバリヤメタル形成後
（図示せず）、蒸着法・スパッタリング法・メッキ法等
により金属バンプ３′が設けられている。回路基板１′
側には金属バンプ３′に対応する位置に回路基板電極パ
ッド５′が形成され、更に上層に金属バンプ３′よりも
低融点である低融点金属層１１を設けている。このため
半導体素子のボンディング方法は回路基板１′の回路基
板電極パッド５′の位置合わせ設備を用いて半導体素子
２′の金属バンプ３′を位置合わせする。その後、低融
点金属層１１よりも高い温度（例えば融点＋５０℃）で
加熱リフローして低融点金属層１１を溶融させることに
より半導体素子２′と回路基板１′の仮接続を実施す
る。同様な方法で複数の半導体素子を回路基板上に仮接
続する。全て搭載すべき半導体素子の仮接続が完了した
後、金属バンプ３′の融点より高い温度（例えば融点＋
５０℃）で加熱リフロー金属バンプ３′を溶融させて半
導体素子２′と回路基板１′の本接続を行なう方法が採
られている。
【０００３】次に図８（特開平３−２１７０２４）の方
法について説明する。半導体素子２′にはバリヤメタル
形成後（図示せず）蒸着法・スパッタリング法等により
金属バンプ３′と金属バンプ３′よりも融点の低い低融
点金属バンプ１２が設けられている。回路基板１′側に
は金属バンプ３′および低融点金属バンプ１２に対応す
る位置に回路基板電極パッド５′が形成されている。こ
のため半導体素子のボンディング方法は回路基板１′の
回路基板電極パッド５′の位置に位置合わせ設備を用い
て半導体素子２′の金属バンプ３′と低融点金属バンプ
１２を位置合わせする。その後、低融点金属バンプ１２
よりも高い温（例えば融点＋５０℃）で加熱リフローし
て半導体素子２′の低融点金属バンプ１２を溶融させて
半導体素子２′と回路基板１′の仮接続を実施する。同
様な方法で複数の半導体素子を回路基板上に仮接続す
る。全て搭載すべき半導体素子の搭載が完了した後、金
属バンプ３′の融点より高い温度（例えば融点＋５０
℃）で加熱リフローして金属バンプ３′を溶融させて半
導体素子２′と回路基板１′の本接続を行なう方法が採
られている。
【０００４】次に図９に示す方法について説明する。半
導体素子２′にはバリヤメタル形成後（図示せず）、蒸
着法・スパッタリング法・メッキ法等により金属バンプ
３′が設けられている。回路基板１′側には金属バンプ
３′に対応する位置に回路基板電極パッド５′が形成さ
れている。更にフラックス１３が金属バンプ３′側また
は回路基板電極パッド５′側か、金属バンプ３′側およ
び回路基板電極パッド５′側の双方に塗布されている。
フラックス１３は一般に粘着特性を有しているため、こ
の粘着性を利用して半導体素子２′と回路基板１′の仮
位置決めを行なっている。このため半導体素子のボンデ
ィング方法は回路基板１′の回路基板電極パッド５′あ
るいは半導体素子２′の金属バンプ３′か金属バンプ
３′と回路基板電極パッド５′の双方にフラックス１３
をあらかじめ塗布する。その後、回路基板１′の回路基
板電極パッド５′の位置に位置合わせ設備を用いて半導
体素子２′の金属バンプ３′の位置合わせする。この結
果、フラックス１３の粘着力により半導体素子２′と回
路基板１′の仮位置決めは完了する。同様な方法で複数
の半導体素子を回路基板上に仮位置決めする。全て搭載
すべき半導体素子の搭載が完了した後、金属バンプ３′
の融点より高い温度（例えば融点＋５０℃）で加熱リフ
ローして金属バンプ３′を溶融させて半導体素子２′と
回路基板１′の本接続を行なう方法が採られている。こ
の方法は一般的に一番多く使用されている。
【０００５】
【発明が解決しようとする課題】これら従来技術は、半
導体素子と回路基板の仮接続を行なうために、回路基板
側の回路基板電極パッド上層に半導体素子の金属バンプ
よりも低融点金属層をあるいは半導体素子の金属バンプ
の一部に金属バンプよりも低融点の金属バンプを設けて
いる。この低融点金属層および低融点金属バンプを設け
るには、回路基板側、半導体素子側いずれにしてもリソ
グラフィ技術，蒸着・スパッタリング・メッキ法等のメ
タル形成技術、マスク技術等を利用して少なくともレジ
スト塗布→目合わせ露光→現像→蒸着・スパッタリング
・メッキ等→ウェットバック→洗浄→乾燥等の一連の工
程が追加されなければならない。このため、製造工程の
管理、維持が複雑となる。工程数増加に伴う歩留低下、
品質低下、コスト高等の問題があった。
【０００６】また、フラックスの粘着力を利用した仮位
置決め法は塗布後の放置時間と共に減少する粘着力，比
重と粘着力のばらつき等の維持管理の難しさと、加熱リ
フロー温度プロファイル差によるフラックスの溶融状態
差による位置ずれが発生し本来の目的の位置決めにはな
らないという問題点があった。更にフラックス中に含ま
れる不純物の半導体素子に与える悪影響，フラックス洗
浄液の環境に与える悪影響等の各種問題点があった。
【０００７】
【課題を解決するための手段】本発明の半導体素子のボ
ンディング方法は回路基板電極パッドの内側あるいは半
導体素子の金属バンプの内側か回路基板電極パッドの内
側と半導体素子の金属パッドの内側の双方に仮位置決め
用あるいは仮接続用の樹脂を付着させている。この樹脂
はチクトロピクス性，低α線性（例えば０〜５ｐｐ
ｂ）、高純度性（例えばｃｌ- ５ｐｐｍ以下，ＮＯ- 3
３ｐｐｍ以下，Ｎａ+ １ｐｐｍ以下，Ｋ+ １ｐｐｍ以
下）、熱可塑性，高熱伝導性，熱収縮性，高耐熱性，耐
フラクス性，高絶縁性等の特性を備えている。樹脂付着
にはスクリーン印刷法、デイスペンス法，スタンピング
法，パンチング圧着法等を用いる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は本発明の第１の実施例を示す平面図で
ある。半導体素子２にはバリヤメタル形成後（図示せ
ず）蒸着法・スパッタリング法・メッキ法等により金属
バンプ３を設けている。回路基板１（回路は図示せず）
には金属バンプ３に対応する位置に回路基板電極パッド
（図示せず）を形成させ、更に仮付樹脂４をスタンピン
グ法・デイスペンス法・スクリーン印刷法等により付着
させている。樹脂厚は金属バンプ３のバンプ高さよりも
少し高い位の寸法（例えば、金属バンプの高さが１００
μｍであったならば１００〜１５０μｍ位）が良好であ
る。樹脂付着範囲は半導体素子２が回路基板１に接続さ
れた状態で金属バンプ３に仮付樹脂４が触れないように
する。例えば、直径１００μｍの金属バンプが四辺に配
置され、金属バンプの中心間距離が１０ｍｍの半導体素
子の仮付樹脂の付着範囲は最大寸法９．８ｍｍ×９．８
ｍｍ位である。仮付樹脂４はチクトロプクス性，低α線
性（例えば０〜５ｐｐｂ），高純度性（例えばｃｌ- ５
ｐｐｍ以下，ＮＯ- 3 ３ｐｐｍ以下，Ｎａ+ １ｐｐｍ以
下，Ｋ+ １ｐｐｍ以下）、熱可塑性，高耐熱性，高熱伝
導性，耐フラックス性，高絶縁性，熱収縮性等の特性を
備えたものを使用する。
【０００９】次に半導体素子２の金属バンプ３と回路基
板１の回路基板電極パッド（図示せず）の位置合わせを
位置合わせ設備（例えばフリップフロップボンダ）によ
り位置合わせする。この時に位置合わせ設備により半導
体素子２の金属バンプ３の反対面から金属バンプ３のサ
イズ・数量・材質等により適当な荷重（例えば、サイ
ズ：１００μｍ，数量：１００個，材質：Ｓｎ−Ｐｂ系
の場合は０．５〜１０ｇ／バンプ位）を加えて押下げ、
仮付樹脂４の粘着力により仮位置決めを行なう。この段
階で多少の衝撃・振動等を加えても、回路基板１と半導
体素子２の位置ずれは生じないようになる。同様な方法
で複数の半導体素子２を回路基板１上に仮位置決めす
る。この作業は常温〜仮付樹脂４の硬化開始以下の温度
（例えば２０〜１００℃位）で実施するのが適当であ
る。全て仮位置決めすべき半導体素子の仮位置決めが完
了した後、全体を加熱し仮付樹脂４を硬化させることに
より半導体素子２と回路基板１の仮付を完了させる。仮
付樹脂４は硬化時に熱収縮特性を持っているため半導体
素子２の金属バンプ３と回路基板１の回路基板電極パッ
ド間には空間は発生せず逆に密着性（圧接状態）が向上
する。その後、加熱リフロー（例えばＰｂ／Ｓｎ＝４０
／６０の共晶半田による金属バンプ３であった場合は、
２３０±１０℃位の温度）を行ない半導体素子２の金属
バンプ３を溶融させ、回路基板１の回路基板電極パッド
（図示せず）と電気的・機械的接続を完了する。図１
（ｂ）に接続完了後の図１（ａ）のＡ−Ａ断面図を示
す。図１（ｃ）は接続完了前の状態を示す側面図であ
り、回路基板１上に仮付樹脂４をスタンピング法・スク
リーン印刷法・デイスペンス法等により付着させ半導体
素子２に形成された金属バンプ３を位置合わせ設備（例
えばフリップフロップボンダ）により位置合わせを行な
い押下げ荷重を加えて仮位置決めを実施する。更に仮付
樹脂４の硬化・加熱リフローを行ない接続を完了する。
【００１０】図２は本発明の第２の実施例を示す平面図
であり、回路基板１の回路基板電極パッド５内に星形の
仮付樹脂６をスタンピング法・スクリーン印刷法等によ
り付着させ、半導体素子と回路基板１の仮位置決め完了
した時点で長方形あるいは正方形の仮付樹脂６′になる
ようにしたものであり、この実施例によれば、仮付樹脂
が四辺の各中央部からせり出すことを防止できるため、
半導体素子に形成されている金属バンプおよび回路基板
電極パッド５に仮付樹脂が触れなくなる。従って正常な
金属接合ができる。
【００１１】図３は本発明の第３の実施例を示す平面図
であり、回路基板１の回路基板電極パッド５内に田の字
型配置された仮付樹脂７をスタンピング法・スクリーン
印刷法等により付着させ、半導体素子と回路基板１の仮
位置決めを行なう。この実施例によれば、仮付樹脂７が
田の字に分散配置されているため、仮付樹脂による各種
応力分散ができる。従って半導体素子への応力が低減で
きる結果、特性の安定、接続の信頼性向上等が確保でき
る。また、仮付樹脂７の薄膜化調整が容易であるため特
に接続ピッチの狭山化および金属バンプの小型化に適す
る。更に仮付樹脂７の硬化時に発生するアウトガスも容
易に排出できる。
【００１２】図４は本発明の第４の実施例を示す平面図
であり、回路基板１の回路基板電極パッド５内に多重リ
ング形に配置された仮付樹脂８をスタンピング法・スク
リーン印刷法により付着させ、半導体素子と回路基板１
の仮位置決めを行なう。この実施例によれば、仮付樹脂
８が多重リング形に配置されているため、円形に近い半
導体素子やコーナーに応力が集中する半導体素子等の応
力低減に効果がある。その結果特性の安定、接続の信頼
性向上等が確保できる。
【００１３】図５は本発明第５の実施例を示す平面図で
ある。回路基板１の回路基板電極パッド５内に碁盤目形
に配置された円形の仮付樹脂９をスタンピング法・デイ
スペンス法・スクリーン印刷法等により付着させ、半導
体素子と回路基板１の仮位置決めを行なう。この実施例
によれば、円形の仮付樹脂９が碁盤目形に配置されてい
るため、仮付樹脂による各種応力分散ができる。従って
非常に薄い半導体素子やＧａ−Ａｓ等の非常に割れやす
い材料の半導体素子の回路基板１との接続に適する。そ
の結果、特性の安定接続の信頼性向上等が確保できる。
更に仮付樹脂９の硬化時に発生するアウトガスも容易に
排出できる。
【００１４】図６（ａ），（ｂ）は本発明の第６の実施
例を示す平面図とＢ−Ｂ′断面図である。半導体素子２
の金属バンプ３内に仮付樹脂１０をスタンピング法・デ
イスペンス法等により付着させ、半導体素子２と回路基
板の仮位置決めを行なう。この実施例の特徴は仮付樹脂
の付着する対象が第１〜第５の実施例は回路基板であっ
たのに対して半導体素子に対して実施されることであ
る。その結果、回路基板の回路面が平面的でなくても特
殊形状であっても、また他の部品との耐熱温度差等によ
り半導体素子を特殊状況下で回路基板あるいは回路ブロ
ックに対して仮位置決め、硬化，加熱リフローによる接
続の場合に於いて非常に有効である。仮付樹脂は液状、
テープ状共利用できる。
【００１５】
【発明の効果】以上説明したように本発明は、半導体素
子に形成された金属バンプと回路基板に形成された回路
基板との仮位置決め用としてチクトロピクス性，低α線
性，高純度性，熱可塑性，高熱伝導性，高耐熱性，高絶
縁性，熱収縮性，耐フラックス性等の各種特性を有する
仮付樹脂を用いている。仮付樹脂の付着させる範囲は、
半導体素子の金属バンプの内側あるいは回路基板の回路
基板電極パッドの内側とする。仮付樹脂を用いたことに
より仮位置決めあるいは仮接続用として回路基板電極パ
ッドの低融点金属層や特別な低融点金属バンプを設ける
必要がない。
【００１６】その結果、リソグラフィー技術、蒸着・ス
パッタリング・メッキ法等のメタル形成技術、マスク技
術等を使用した少なくともレジスト塗布→目合わせ露光
→現像→蒸着スパッタリング、メッキ等→ウェットバッ
ク→洗浄→乾燥等の一連の工程が１サイクル削除できる
効果がある。また工程数減少による歩留向上、品質向
上、原価低減（例えば従来技術の１／３低減），維持管
理費の低減，マスク枚数削減等の効果がある。更に仮位
置決めあるいは仮接続までの工程が常温作業できるた
め、設備費の低減，作業能率向上および安全容易化等に
も効果がある。またフラックスによる仮位置決めあるい
は仮接続までの問題点，塗布後の放置時間と共に減少す
る粘着力，比重と粘着力のばらつき等の難しい維持管理
が不要となるため維持管理の容易化に効果がある。更に
フラックスの洗浄も不要となる。従ってフラックス洗浄
作業とし洗浄液が不要となり環境問題改善となる。
【００１７】仮付樹脂の付着方法については、スタンピ
ング法・デイスペンス法・スクリーン印刷法等の手段が
あるが何れの方法についても設備費は従来技術に対して
１／１０〜１／１００位ですみ、設備費の低減にも効果
大である。また、半導体素子のサイズ・材質および金属
バンプサイズ，数量等に準じて仮付樹脂形状を容易に変
更できるため、本来の半導体素子の特性を十分に引き出
すことが可能となる。更に仮付樹脂によって半導体素子
の熱を回路基板に伝えることができるため、従来技術に
対し放熱効果が良くなる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施例を示す
平面図，Ａ−Ａ′断面図および分解図である。
【図２】本発明の第２の実施例の平面図である。
【図３】本発明の第３の実施例の平面図である。
【図４】本発明の第４の実施例を示す平面図である。
【図５】本発明の第５の実施例を示す平面図である。
【図６】（ａ），（ｂ）は本発明の第６の実施例を示す
平面図とＢ−Ｂ′断面図である。
【図７】従来技術の例を示す断面図である。
【図８】従来技術の他の例を示す断面図である。
【図９】従来技術の他の例を示す断面図である。
【符号の説明】
１，１′ 回路基板 ２，２′ 半導体素子 ３，３′ 金属バンプ ４，６，６′，７，８，９，１０ 仮付樹脂 ５，５′ 電極パッド １１ 低融点金属層 １２ 低融点金属バンプ １３ フラックス

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の外部接続用バンプが一面に形成さ
    れている半導体素子と外部接続用バンプと対応した位置
    に接続端子が設けられている回路基板とを接続する半導
    体素子のボンディング方法において、回路基板側または
    半導体素子側あるいは回路基板側および半導体素子側の
    双方に樹脂を接続端子および外部接続用バンプの内側内
    に限定させて付着させ、回路基板と半導体素子とを樹脂
    により仮付した後、加熱して外部接続用バンプを溶融さ
    せ接続端子に接続することを特徴とする半導体素子のボ
    ンディング方法。
  2. 【請求項２】 前記樹脂の付着形状を回路基板側，半導
    体素子側の双方共に、星形，円の字形，多重リング形，
    碁盤目形のいずれかにしたことを特徴とする請求項１記
    載の半導体素子のボンディング方法。
  3. 【請求項３】 前記樹脂がチクトロピクス性，低α線
    性，高純度性，熱可塑性，高熱伝導性，熱収縮性，高耐
    熱性，高絶縁性，耐フラックス性の何れか、或いは組み
    合わされた特性を有していることを特徴とする請求項１
    記載の半導体素子のボンディング方法。
  4. 【請求項４】 前記樹脂がディスペンス法，パンチング
    圧着法により付着させられることを特徴とする請求項１
    記載の半導体素子のボンディング方法。
  5. 【請求項５】 前記樹脂がテープ状であることを特徴と
    する請求項１記載の半導体素子のボンディング方法。
JP4209888A 1992-08-06 1992-08-06 半導体素子のボンディング方法 Expired - Fee Related JP2932840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4209888A JP2932840B2 (ja) 1992-08-06 1992-08-06 半導体素子のボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4209888A JP2932840B2 (ja) 1992-08-06 1992-08-06 半導体素子のボンディング方法

Publications (2)

Publication Number Publication Date
JPH0661304A JPH0661304A (ja) 1994-03-04
JP2932840B2 true JP2932840B2 (ja) 1999-08-09

Family

ID=16580313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4209888A Expired - Fee Related JP2932840B2 (ja) 1992-08-06 1992-08-06 半導体素子のボンディング方法

Country Status (1)

Country Link
JP (1) JP2932840B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692067B (zh) * 2018-03-15 2020-04-21 日商東芝記憶體股份有限公司 半導體裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113909A (ja) * 1997-06-11 1999-01-06 Nitto Denko Corp フリップチップ部材、シート状封止材料、半導体装置およびその製造方法
DE69840823D1 (de) 1998-03-10 2009-06-25 St Microelectronics Srl Leistungshalbleiteranordnung für Flipchipverbindungen
JP5175003B2 (ja) * 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
JP2009088351A (ja) 2007-10-01 2009-04-23 Denso Corp 電子回路装置の製造方法および電子回路装置
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
JP6753725B2 (ja) * 2016-08-08 2020-09-09 株式会社フジクラ 実装体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103944A (ja) * 1988-10-13 1990-04-17 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
JPH082101B2 (ja) * 1989-12-14 1996-01-10 松下電器産業株式会社 動き適応走査線補間回路
JP2706405B2 (ja) * 1992-04-27 1998-01-28 シャープ株式会社 半導体チップの実装方法
JPH0621117A (ja) * 1992-07-02 1994-01-28 Sharp Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692067B (zh) * 2018-03-15 2020-04-21 日商東芝記憶體股份有限公司 半導體裝置

Also Published As

Publication number Publication date
JPH0661304A (ja) 1994-03-04

Similar Documents

Publication Publication Date Title
US8330272B2 (en) Microelectronic packages with dual or multiple-etched flip-chip connectors
US6756253B1 (en) Method for fabricating a semiconductor component with external contact polymer support layer
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JPH10256425A (ja) パッケージ基板およびその製造方法
JPS60262430A (ja) 半導体装置の製造方法
JP2932840B2 (ja) 半導体素子のボンディング方法
JP2606110B2 (ja) 多層基板およびその製造方法
JPH031828B2 (ja)
JPH06291165A (ja) フリップチップ接続構造
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH05235099A (ja) 半導体実装回路装置
JP2001230537A (ja) ハンダバンプの形成方法
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
JPH09326412A (ja) ハンダボールの取り付け方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JPH08316619A (ja) プリント配線板及びその製造方法
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP2980402B2 (ja) 回路部品搭載用中間基板の製造法
JP5067107B2 (ja) 回路基板および半導体装置
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
JPH02103944A (ja) 半導体チップの実装方法
JP2540788B2 (ja) 半導体装置の実装構造及び方法
KR20030010955A (ko) 반도체 플립칩 패키지 제조방법
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JP2915186B2 (ja) 半導体素子の実装構造及びその実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990427

LAPS Cancellation because of no payment of annual fees