JPH0621117A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621117A JPH0621117A JP17542992A JP17542992A JPH0621117A JP H0621117 A JPH0621117 A JP H0621117A JP 17542992 A JP17542992 A JP 17542992A JP 17542992 A JP17542992 A JP 17542992A JP H0621117 A JPH0621117 A JP H0621117A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- resin
- flip
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体素子を配線基板に接続してから樹脂封
止が完了するまでの間の機械的接続強度を向上する。 【構成】 半導体素子を配線基板にフリップチップ接続
する際に、半導体素子と配線基板との間の間隙に充填す
る封止樹脂をフリップチップ接続直前Ｓ11と検査後Ｓ16
との２回に分けて供給する。また、フリップチップ接続
直前Ｓ11に封止樹脂を供給する際には、半導体素子の底
面に転写方式によって供給する。こうして、フリップチ
ップ接続直前Ｓ11に半導体素子側に転写方式によって供
給された微量の封止樹脂によって半導体素子を配線基板
上に仮止めして機械的接続強度の向上を図る。さらに、
検査後Ｓ16に供給された封止樹脂供給によって半導体素
子と配線基板との接続箇所を完全封止する。
止が完了するまでの間の機械的接続強度を向上する。 【構成】 半導体素子を配線基板にフリップチップ接続
する際に、半導体素子と配線基板との間の間隙に充填す
る封止樹脂をフリップチップ接続直前Ｓ11と検査後Ｓ16
との２回に分けて供給する。また、フリップチップ接続
直前Ｓ11に封止樹脂を供給する際には、半導体素子の底
面に転写方式によって供給する。こうして、フリップチ
ップ接続直前Ｓ11に半導体素子側に転写方式によって供
給された微量の封止樹脂によって半導体素子を配線基板
上に仮止めして機械的接続強度の向上を図る。さらに、
検査後Ｓ16に供給された封止樹脂供給によって半導体素
子と配線基板との接続箇所を完全封止する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。
法に関する。
【０００２】
【従来の技術】フリップチップ接続においては、図３に
示すように、半導体素子１と配線基板２とを対向させて
半導体素子１と配線基板２の端子とを突起電極３を介し
て接続し、耐熱疲労性,耐湿性および機械的強度の向上
を目的として半導体素子１と配線基板２との空間を封止
樹脂４によって封止するのが一般的である。
示すように、半導体素子１と配線基板２とを対向させて
半導体素子１と配線基板２の端子とを突起電極３を介し
て接続し、耐熱疲労性,耐湿性および機械的強度の向上
を目的として半導体素子１と配線基板２との空間を封止
樹脂４によって封止するのが一般的である。
【０００３】上述のようなフリップチップ法による接続
は、ワイヤボンディング法やＴＡＢ(テープ・オートメイ
テッド・ボンディング)法による接続と比較して、以下の
ような長所を有している。 １．実装面積を小さくできる。 ２．多端子化に対応できる。 ３．不良半導体素子の交換が容易に行える。
は、ワイヤボンディング法やＴＡＢ(テープ・オートメイ
テッド・ボンディング)法による接続と比較して、以下の
ような長所を有している。 １．実装面積を小さくできる。 ２．多端子化に対応できる。 ３．不良半導体素子の交換が容易に行える。
【０００４】従来より一般的に行われている突起電極３
を有する半導体素子１のフリップチップ実装工程を図４
のフローチャートに示す。先ず、予め突起電極３を形成
した半導体素子１を配線基板２にフリップチップ接続し
(ステップＳ1)、その後良好な接続状態が得られている
か否かの検査を行う(ステップＳ2)。その結果、良好に
接続が行われていれば、半導体素子１−配線基板２間の
空間に封止樹脂４を注入して硬化させて半導体素子１と
配線基板２との間の接続箇所を封止する(ステップＳ4,
ステップＳ5)。
を有する半導体素子１のフリップチップ実装工程を図４
のフローチャートに示す。先ず、予め突起電極３を形成
した半導体素子１を配線基板２にフリップチップ接続し
(ステップＳ1)、その後良好な接続状態が得られている
か否かの検査を行う(ステップＳ2)。その結果、良好に
接続が行われていれば、半導体素子１−配線基板２間の
空間に封止樹脂４を注入して硬化させて半導体素子１と
配線基板２との間の接続箇所を封止する(ステップＳ4,
ステップＳ5)。
【０００５】一方、上記半導体素子１と配線基板２の間
に接続不良が生じている場合には、半導体素子１を除去
(ステップＳ3)して再度半導体素子１を配線基板２に接
続して検査を行う。
に接続不良が生じている場合には、半導体素子１を除去
(ステップＳ3)して再度半導体素子１を配線基板２に接
続して検査を行う。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のフリップチップ接続方法においては次のような問題
がある。すなわち、図４のステップＳ2において実施さ
れるフリップチップ接続の検査は目視で行うことは困難
であり、電気的な特性を検査する方法に頼らざるを得な
い。
来のフリップチップ接続方法においては次のような問題
がある。すなわち、図４のステップＳ2において実施さ
れるフリップチップ接続の検査は目視で行うことは困難
であり、電気的な特性を検査する方法に頼らざるを得な
い。
【０００７】上記電気的特性の検査は、通常、被検査品
すなわち配線基板２の端子部に一括してテスタの触針を
接触させる方法によって行うのであるが、触針を多くの
端子に同時に接触させるために配線基板２面を平坦にす
る必要がある。その際に、上記配線基板２に外力が作用
して反りが生じていると、配線基板２をテスタに保持し
た場合に配線基板２に無理な力が作用して接触不良が生
じる原因になるという問題がある。
すなわち配線基板２の端子部に一括してテスタの触針を
接触させる方法によって行うのであるが、触針を多くの
端子に同時に接触させるために配線基板２面を平坦にす
る必要がある。その際に、上記配線基板２に外力が作用
して反りが生じていると、配線基板２をテスタに保持し
た場合に配線基板２に無理な力が作用して接触不良が生
じる原因になるという問題がある。
【０００８】また、図４のステップＳ1においてフリッ
プチップ接続された半導体素子１と配線基板２とは微小
な突起電極３によってのみ接続されているだけであるか
ら、機械的接続強度は必ずしも十分とは言えず製品の取
り扱いに多大な注意が必要があるという問題もある。
プチップ接続された半導体素子１と配線基板２とは微小
な突起電極３によってのみ接続されているだけであるか
ら、機械的接続強度は必ずしも十分とは言えず製品の取
り扱いに多大な注意が必要があるという問題もある。
【０００９】そこで、この発明の目的は、半導体素子を
配線基板に接続してから樹脂封止が完了するまでの間の
機械的接続強度を向上できる半導体装置の製造方法を提
供することにある。
配線基板に接続してから樹脂封止が完了するまでの間の
機械的接続強度を向上できる半導体装置の製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、複数個の突起電極を有する半導体素
子を配線基板上にフェイスダウン法によってフリップチ
ップ接続し、上記半導体素子と配線基板との間の空隙に
樹脂を充填して硬化させる半導体装置の製造方法におい
て、上記半導体素子と配線基板との空隙に充填される樹
脂は上記フリップチップ接続直前と検査後との２回に分
けて供給され、上記フリップチップ接続直前に供給され
た樹脂によってフリップチップ接続後の半導体素子と配
線基板とを仮止めする一方、上記検査後に供給された樹
脂によって上記半導体素子を完全封止することを特徴と
している。
め、第１の発明は、複数個の突起電極を有する半導体素
子を配線基板上にフェイスダウン法によってフリップチ
ップ接続し、上記半導体素子と配線基板との間の空隙に
樹脂を充填して硬化させる半導体装置の製造方法におい
て、上記半導体素子と配線基板との空隙に充填される樹
脂は上記フリップチップ接続直前と検査後との２回に分
けて供給され、上記フリップチップ接続直前に供給され
た樹脂によってフリップチップ接続後の半導体素子と配
線基板とを仮止めする一方、上記検査後に供給された樹
脂によって上記半導体素子を完全封止することを特徴と
している。
【００１１】また、第２の発明は、第１の発明の半導体
装置の製造方法において、上記フリップチップ接続直前
に樹脂を供給するに際して、上記樹脂を上記半導体素子
の接続側の面に転写方式によって供給することを特徴と
している。
装置の製造方法において、上記フリップチップ接続直前
に樹脂を供給するに際して、上記樹脂を上記半導体素子
の接続側の面に転写方式によって供給することを特徴と
している。
【００１２】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図１は本実施例の半導体装置の製造方法に係
る半導体素子のフリップチップ実装工程のフローチャー
トである。本実施例におけるフリップチップ実装工程に
おいては、半導体素子と配線基板との間隙に対する封止
樹脂の供給を２回に分割して供給する。
説明する。図１は本実施例の半導体装置の製造方法に係
る半導体素子のフリップチップ実装工程のフローチャー
トである。本実施例におけるフリップチップ実装工程に
おいては、半導体素子と配線基板との間隙に対する封止
樹脂の供給を２回に分割して供給する。
【００１３】すなわち、図１において、先ず、第１の樹
脂供給工程を実施して半導体素子に微量の封止樹脂を供
給し(ステップＳ11)、半導体素子を配線基板に搭載して
フリップチップ接続を行う(ステップＳ12)。そして、樹
脂の仮硬化を行う(ステップＳ13)。
脂供給工程を実施して半導体素子に微量の封止樹脂を供
給し(ステップＳ11)、半導体素子を配線基板に搭載して
フリップチップ接続を行う(ステップＳ12)。そして、樹
脂の仮硬化を行う(ステップＳ13)。
【００１４】その後、良好な接続状態が得られているか
否かの検査を行う(ステップＳ14)。その結果、良好に接
続が行われていれば第２の樹脂供給工程を実施し、半導
体素子−配線基板間の空間に封止樹脂を完全注入する
(ステップＳ16)。そして、完全注入された封止樹脂を硬
化させ(ステップＳ17)、半導体素子と配線基板との間の
接続箇所を完全に封止してフリップチップ実装工程を終
了する。
否かの検査を行う(ステップＳ14)。その結果、良好に接
続が行われていれば第２の樹脂供給工程を実施し、半導
体素子−配線基板間の空間に封止樹脂を完全注入する
(ステップＳ16)。そして、完全注入された封止樹脂を硬
化させ(ステップＳ17)、半導体素子と配線基板との間の
接続箇所を完全に封止してフリップチップ実装工程を終
了する。
【００１５】一方、上記半導体素子と配線基板との間に
接続不良が生じている場合には半導体素子を取り外し
(ステップＳ15)、上記検査で良好に接続が行われている
と判定されるまで第１の樹脂供給工程,フリップチップ
接続工程,樹脂仮硬化工程および検査工程を繰り返す。
接続不良が生じている場合には半導体素子を取り外し
(ステップＳ15)、上記検査で良好に接続が行われている
と判定されるまで第１の樹脂供給工程,フリップチップ
接続工程,樹脂仮硬化工程および検査工程を繰り返す。
【００１６】上述のように、本実施例におけるフリップ
チップ実装工程においては、フリップチップ接続された
半導体素子と配線基板とを微量の封止樹脂によって仮止
めすることによって、後に半導体素子と配線基板とが完
全に封止されるまでの間の機械的接続強度の向上を図る
のである。
チップ実装工程においては、フリップチップ接続された
半導体素子と配線基板とを微量の封止樹脂によって仮止
めすることによって、後に半導体素子と配線基板とが完
全に封止されるまでの間の機械的接続強度の向上を図る
のである。
【００１７】通常、上記フリップチップ接続に使用され
る半導体素子の搭載装置は、電極形成面を下向きにして
保持した半導体素子を配線基板に搭載する方式が採用さ
れている。したがって、予め封止樹脂が供給されている
半導体素子を配線基板にフリップチップ接続するような
フリップチップ接続方法の場合には、予め封止樹脂を塗
布した半導体素子を搭載装置に設置することになり、半
導体素子に塗布された封止樹脂が搭載装置に付着する等
の障害が多い。
る半導体素子の搭載装置は、電極形成面を下向きにして
保持した半導体素子を配線基板に搭載する方式が採用さ
れている。したがって、予め封止樹脂が供給されている
半導体素子を配線基板にフリップチップ接続するような
フリップチップ接続方法の場合には、予め封止樹脂を塗
布した半導体素子を搭載装置に設置することになり、半
導体素子に塗布された封止樹脂が搭載装置に付着する等
の障害が多い。
【００１８】そこで、本実施例における第１の樹脂供給
工程においては、搭載装置に搭載された半導体素子に転
写方式によって封止樹脂を供給することによって、上述
のような障害を避けるのである。以下、上記転写方式に
よる樹脂供給方法について説明する。
工程においては、搭載装置に搭載された半導体素子に転
写方式によって封止樹脂を供給することによって、上述
のような障害を避けるのである。以下、上記転写方式に
よる樹脂供給方法について説明する。
【００１９】図２は図１における第１の樹脂供給工程の
詳細な説明図である。図２(a)に示すように、突起電極
１１を有する半導体素子１０を保持した搭載装置(図示
せず)を操作して、封止樹脂１２が滴下されている平板
上に半導体素子１０を降ろす。そして、図２(b)に示す
ように、半導体素子１０の底面に上記滴下されている封
止樹脂１２を付着させる。
詳細な説明図である。図２(a)に示すように、突起電極
１１を有する半導体素子１０を保持した搭載装置(図示
せず)を操作して、封止樹脂１２が滴下されている平板
上に半導体素子１０を降ろす。そして、図２(b)に示す
ように、半導体素子１０の底面に上記滴下されている封
止樹脂１２を付着させる。
【００２０】そうした後、図２(c)に示すように、上記
搭載装置を操作して半導体素子１０を持ち上げて、半導
体素子１０の底面における突起電極１１,１１間に封止
樹脂１２を転写する。
搭載装置を操作して半導体素子１０を持ち上げて、半導
体素子１０の底面における突起電極１１,１１間に封止
樹脂１２を転写する。
【００２１】以後、上述のように、封止樹脂１２が転写
された半導体素子１０を配線基板の端子に突起電極１
１,１１を介してフリップチップ接続し、半導体素子１
０の底面の封止樹脂１２を仮硬化させることによって、
半導体素子１０の配線基板に対する機械的接着強度を向
上できる。
された半導体素子１０を配線基板の端子に突起電極１
１,１１を介してフリップチップ接続し、半導体素子１
０の底面の封止樹脂１２を仮硬化させることによって、
半導体素子１０の配線基板に対する機械的接着強度を向
上できる。
【００２２】その際に、第１の樹脂供給工程において供
給される封止樹脂１２は飽くまでも仮止め用であるか
ら、検査工程後に半導体素子１０を取り外す場合には容
易に破壊される必要がある。そのためには、第１の樹脂
供給工程において供給される封止樹脂１２の量は微量で
なければらない。
給される封止樹脂１２は飽くまでも仮止め用であるか
ら、検査工程後に半導体素子１０を取り外す場合には容
易に破壊される必要がある。そのためには、第１の樹脂
供給工程において供給される封止樹脂１２の量は微量で
なければらない。
【００２３】ここで、上記第１の樹脂供給工程において
配線基板側に封止樹脂を滴下しておくことも考えられ
る。ところが、この場合には封止樹脂が配線基板表面に
大きく濡れ広がって仮硬化後の封止樹脂が山裾状態にな
る。そのために、半導体素子を取り外した場合には配線
基板上に封止樹脂の残渣が多分に存在することになる。
したがって、次に半導体素子をフリップチップ接続する
際の障害となるのである。
配線基板側に封止樹脂を滴下しておくことも考えられ
る。ところが、この場合には封止樹脂が配線基板表面に
大きく濡れ広がって仮硬化後の封止樹脂が山裾状態にな
る。そのために、半導体素子を取り外した場合には配線
基板上に封止樹脂の残渣が多分に存在することになる。
したがって、次に半導体素子をフリップチップ接続する
際の障害となるのである。
【００２４】これに対して、本実施例においては、上記
半導体素子側に上述のような転写方式によって樹脂を供
給するので、半導体素子１０の底面に付着される封止樹
脂１２は微量であり且つ濡れ広がらない。したがって、
半導体素子１０を取り外した場合に配線基板上に残る封
止樹脂の残渣は少なく、半導体素子の交換が容易に行え
る。
半導体素子側に上述のような転写方式によって樹脂を供
給するので、半導体素子１０の底面に付着される封止樹
脂１２は微量であり且つ濡れ広がらない。したがって、
半導体素子１０を取り外した場合に配線基板上に残る封
止樹脂の残渣は少なく、半導体素子の交換が容易に行え
る。
【００２５】上記実施例においては、上記第１の樹脂供
給工程と第２の樹脂供給工程とにおいて供給される封止
樹脂は必ずしも同じ封止樹脂である必要はない。
給工程と第２の樹脂供給工程とにおいて供給される封止
樹脂は必ずしも同じ封止樹脂である必要はない。
【００２６】
【発明の効果】以上より明らかなように、第１の発明の
半導体装置の製造方法は、複数個の突起電極を有する半
導体素子を配線基板上にフェイスダウン法によってフリ
ップチップ接続するに際して、上記半導体素子を封止す
るための樹脂をフリップチップ接続直前と検査後との２
回に分けて供給するようにしたので、上記半導体素子と
配線基板とは上記検査後に供給された樹脂によって完全
封止されるまでフリップチップ接続直前に供給された樹
脂によって仮止めされ、半導体素子と配線基板との間の
機械的接続強度が向上する。
半導体装置の製造方法は、複数個の突起電極を有する半
導体素子を配線基板上にフェイスダウン法によってフリ
ップチップ接続するに際して、上記半導体素子を封止す
るための樹脂をフリップチップ接続直前と検査後との２
回に分けて供給するようにしたので、上記半導体素子と
配線基板とは上記検査後に供給された樹脂によって完全
封止されるまでフリップチップ接続直前に供給された樹
脂によって仮止めされ、半導体素子と配線基板との間の
機械的接続強度が向上する。
【００２７】したがって、上記配線基板に外力が作用し
ても簡単には反ることがなく、検査に際して配線基板を
テスタに保持しても配線基板に無理な力が作用すること
がなく接触不良が生じたりしない。また、単にフリップ
チップ接続した場合よりも半導体素子と配線基板との間
の機械的接続強度が向上しているので、フリップチップ
接続してから完全に封止されるまでの製品の取り扱いが
楽になって作業性が向上する。
ても簡単には反ることがなく、検査に際して配線基板を
テスタに保持しても配線基板に無理な力が作用すること
がなく接触不良が生じたりしない。また、単にフリップ
チップ接続した場合よりも半導体素子と配線基板との間
の機械的接続強度が向上しているので、フリップチップ
接続してから完全に封止されるまでの製品の取り扱いが
楽になって作業性が向上する。
【００２８】また、第２の発明の半導体装置の製造方法
は、上記フリップチップ接続直前に樹脂を供給するに際
して、上記樹脂を上記半導体素子の接続側の面に転写方
式によって供給するようにしたので、フリップチップ接
続直前に供給される樹脂は微量であり、上記半導体素子
に転写された樹脂は濡れ広がることもない。したがっ
て、上記フリップチップ接続後の検査結果に従って半導
体素子を取り外した場合に、配線基板上に存在する樹脂
残渣は少ない。
は、上記フリップチップ接続直前に樹脂を供給するに際
して、上記樹脂を上記半導体素子の接続側の面に転写方
式によって供給するようにしたので、フリップチップ接
続直前に供給される樹脂は微量であり、上記半導体素子
に転写された樹脂は濡れ広がることもない。したがっ
て、上記フリップチップ接続後の検査結果に従って半導
体素子を取り外した場合に、配線基板上に存在する樹脂
残渣は少ない。
【図１】この発明の半導体装置の製造方法に係るフリッ
プチップ実装工程のフローチャートである。
プチップ実装工程のフローチャートである。
【図２】図１における第１の樹脂供給工程の詳細な説明
図である。
図である。
【図３】フリップチップ接続の説明図である。
【図４】従来のフリップチップ実装工程のフローチャー
トである。
トである。
１０…半導体素子、 １１…突起電
極、１２…封止樹脂。
極、１２…封止樹脂。
Claims (2)
- 【請求項１】 複数個の突起電極を有する半導体素子を
配線基板上にフェイスダウン法によってフリップチップ
接続し、上記半導体素子と配線基板との間の空隙に樹脂
を充填して硬化させる半導体装置の製造方法において、 上記半導体素子と配線基板との空隙に充填される樹脂は
上記フリップチップ接続直前と検査後との２回に分けて
供給され、 上記フリップチップ接続直前に供給された樹脂によって
フリップチップ接続後の半導体素子と配線基板とを仮止
めする一方、 上記検査後に供給された樹脂によって上記半導体素子を
完全封止することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 上記フリップチップ接続直前に樹脂を供給するに際し
て、上記樹脂を上記半導体素子の接続側の面に転写方式
によって供給することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17542992A JPH0621117A (ja) | 1992-07-02 | 1992-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17542992A JPH0621117A (ja) | 1992-07-02 | 1992-07-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621117A true JPH0621117A (ja) | 1994-01-28 |
Family
ID=15995951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17542992A Pending JPH0621117A (ja) | 1992-07-02 | 1992-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661304A (ja) * | 1992-08-06 | 1994-03-04 | Nec Corp | 半導体素子のボンディング方法 |
| US6100597A (en) * | 1996-11-15 | 2000-08-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US7297175B2 (en) * | 2002-03-13 | 2007-11-20 | Ngk Insulators, Ltd. | Exhaust gas purifying filter |
-
1992
- 1992-07-02 JP JP17542992A patent/JPH0621117A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661304A (ja) * | 1992-08-06 | 1994-03-04 | Nec Corp | 半導体素子のボンディング方法 |
| US6100597A (en) * | 1996-11-15 | 2000-08-08 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US6326234B1 (en) | 1996-11-15 | 2001-12-04 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US7297175B2 (en) * | 2002-03-13 | 2007-11-20 | Ngk Insulators, Ltd. | Exhaust gas purifying filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
| JPH08250551A (ja) | フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板 | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JPH0121620B2 (ja) | ||
| JP3196173B2 (ja) | コンタクタおよび半導体装置の検査方法 | |
| US6040706A (en) | Contactor and semiconductor device inspecting method | |
| JP3693287B2 (ja) | チップキャリア配置体を製造する方法 | |
| JP3415413B2 (ja) | 半導体装置の製造方法 | |
| JPS6244851B2 (ja) | ||
| JP3400577B2 (ja) | 半導体装置の製造方法 | |
| JP2839686B2 (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JP2740046B2 (ja) | ピングリッドアレイの製造方法 | |
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0471246A (ja) | 液晶装置の製造方法 | |
| JPH05315404A (ja) | Ｔａｂ用半導体基板 | |
| JPH0476929A (ja) | 電気素子の接続構造及び液晶パネル | |
| JP2000150777A (ja) | 複合半導体装置およびその製造方法 | |
| JPS63160348A (ja) | Ｉｃチツプ | |
| JPH0462458B2 (ja) | ||
| JPH0491444A (ja) | 半導体素子の実装方法 | |
| JPH01281756A (ja) | 半導体素子の製造方法 | |
| JPH056892A (ja) | 半導体装置 | |
| JPH11121568A (ja) | 半導体集積回路装置 |