JPH0476929A - 電気素子の接続構造及び液晶パネル - Google Patents
電気素子の接続構造及び液晶パネルInfo
- Publication number
- JPH0476929A JPH0476929A JP2191221A JP19122190A JPH0476929A JP H0476929 A JPH0476929 A JP H0476929A JP 2191221 A JP2191221 A JP 2191221A JP 19122190 A JP19122190 A JP 19122190A JP H0476929 A JPH0476929 A JP H0476929A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electric element
- chip
- conductive
- adhesive sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000000853 adhesive Substances 0.000 claims abstract description 33
- 230000001070 adhesive effect Effects 0.000 claims abstract description 33
- 239000012790 adhesive layer Substances 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims abstract description 4
- 239000010419 fine particle Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 6
- 239000011163 secondary particle Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 24
- 239000004065 semiconductor Substances 0.000 abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 11
- 238000007689 inspection Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 238000012958 reprocessing Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電気素子の電極と基板の配線パターンな導通
接続して電気素子を基板の上へ搭載接合する構造に関す
るものである。
接続して電気素子を基板の上へ搭載接合する構造に関す
るものである。
［従来の技術］
従来の電気素子の接合構造は第２図（ａ）〜（Ｃ）のよ
うなものであった、第２図において、２１は基板、２２
は基板上の配線パターン、２３は電気素子、２４は電気
素子の電極を示す、まず第２図（ａ）は、基板上の配線
パターンにブローバ２５をおしあてて基板の検査をして
いる工程を示す１次に第２図（ｂ）は、第２図（ａ）に
おいて合格になった基板について導電性微粒子２７を拡
散・混在させた接着剤シート２６を載置した工程を示す
。
うなものであった、第２図において、２１は基板、２２
は基板上の配線パターン、２３は電気素子、２４は電気
素子の電極を示す、まず第２図（ａ）は、基板上の配線
パターンにブローバ２５をおしあてて基板の検査をして
いる工程を示す１次に第２図（ｂ）は、第２図（ａ）に
おいて合格になった基板について導電性微粒子２７を拡
散・混在させた接着剤シート２６を載置した工程を示す
。
この導電粒子を拡散・混在させた接着剤シートは厚さ２
０〜３０μｍ、導電微粒子の径は５〜１２ａｍである。
０〜３０μｍ、導電微粒子の径は５〜１２ａｍである。
また、第２図（ｃ）は、電気素子の上面より加熱しなが
ら加圧し、接着剤を硬化させ、電気素子を基板の上に接
合させた様子を示す。
ら加圧し、接着剤を硬化させ、電気素子を基板の上に接
合させた様子を示す。
［発明が解決しようとする課題］
しかし、従来の電気素子の接合構造は第２図より明らか
なように幾多の問題点を有するものであった・ まず電気素子２３を基板２１の上に接合する時電気素子
の電極２４と対応する基板上の配線パターン２２とは平
面的な位置合わせな行なう必要がある。
なように幾多の問題点を有するものであった・ まず電気素子２３を基板２１の上に接合する時電気素子
の電極２４と対応する基板上の配線パターン２２とは平
面的な位置合わせな行なう必要がある。
しかし、この基板が機能的な基板であり、検査を行なっ
て良品の基板のみを選別する必要がある場合、第２図（
ｃ）のような電気素子を基板上に接合する工程の前に、
第２図（ａ）のようなブローバ２５を使った検査工程が
必要となる。
て良品の基板のみを選別する必要がある場合、第２図（
ｃ）のような電気素子を基板上に接合する工程の前に、
第２図（ａ）のようなブローバ２５を使った検査工程が
必要となる。
この検査工程も当然の事ながら、ブローバ２５の先端位
置と基板の配線パターンの位置とを平面的に位置合わせ
する必要がある。この結果、煩雑で作業工数の大きな位
置合わせ工程が上記の電気素子の電極と基板の配線パタ
ーンとの位置合わせと合わせて２回必要ということにな
り、全体として作業工数の大きな、従って製造コストが
大きなものとなってしまうものであった。
置と基板の配線パターンの位置とを平面的に位置合わせ
する必要がある。この結果、煩雑で作業工数の大きな位
置合わせ工程が上記の電気素子の電極と基板の配線パタ
ーンとの位置合わせと合わせて２回必要ということにな
り、全体として作業工数の大きな、従って製造コストが
大きなものとなってしまうものであった。
さらに電気素子２３も別個に使用に検査しておく必要が
あり、検査もれがあった場合、そのまま第２図（Ｃ）の
ように接着剤を硬化させて接合した場合、接合後の良品
率が下がるものであった。
あり、検査もれがあった場合、そのまま第２図（Ｃ）の
ように接着剤を硬化させて接合した場合、接合後の良品
率が下がるものであった。
さらに１本説明の様に、導電性微粒子を拡散、混在させ
た接着剤を用いて、電気素子を基板上へ接合して、その
後、不良が発見された場合、上記接着剤が硬化している
にもかかわらず、電気素子を基板から剥離して再生しな
ければならない、しかし、上記接着剤が硬化している為
、剥離再生は極めて難しく、剥離再生作業の工数が大き
いばかりでなく、剥離再生が失敗する確率も高いもので
ある。
た接着剤を用いて、電気素子を基板上へ接合して、その
後、不良が発見された場合、上記接着剤が硬化している
にもかかわらず、電気素子を基板から剥離して再生しな
ければならない、しかし、上記接着剤が硬化している為
、剥離再生は極めて難しく、剥離再生作業の工数が大き
いばかりでなく、剥離再生が失敗する確率も高いもので
ある。
そこで、本発明は従来のこの様な欠点を解決し電気素子
と基板の位置合わせを容易にし、不良時の剥離再生を不
用とする事を目的とする。
と基板の位置合わせを容易にし、不良時の剥離再生を不
用とする事を目的とする。
本発明による電気素子の接続構造は、接続すべき複数個
の突起電極を有する電気素子に対応する配線パターンが
形成された基板、上記基板上に配された導電性微粒子を
拡散・混在させた薄い導電異方性接着剤層、少なくとも
上記電気素子の突起電極と上記基板の配線パターンの対
応部位を除いて上記導電異方性接着剤層とは層状に形成
された接着剤層、上記導電異方性接着剤層及び上記接着
剤層を介して上記基板に接合される電気素子とを有し、
上記電気素子を上記基板に対し加圧しながら上記接着剤
を硬化させる事により上記電気素子の突起電極と上記基
板の配線パターンとの導通をはかりながら上記電気素子
を上記基板に接合させる事を特徴とする。
の突起電極を有する電気素子に対応する配線パターンが
形成された基板、上記基板上に配された導電性微粒子を
拡散・混在させた薄い導電異方性接着剤層、少なくとも
上記電気素子の突起電極と上記基板の配線パターンの対
応部位を除いて上記導電異方性接着剤層とは層状に形成
された接着剤層、上記導電異方性接着剤層及び上記接着
剤層を介して上記基板に接合される電気素子とを有し、
上記電気素子を上記基板に対し加圧しながら上記接着剤
を硬化させる事により上記電気素子の突起電極と上記基
板の配線パターンとの導通をはかりながら上記電気素子
を上記基板に接合させる事を特徴とする。
［実 施 例］
以下に本発明の実施例を図面を用いて説明する。
第１図（ａ）〜（ｄ）は本発明による電気素子の接続構
造を示すものである。
造を示すものである。
第１図において、１は基板たるガラス基板、２はガラス
基板上の配線パターン、３は電気素子たる半導体チップ
、４は半導体チップの電極、５は導電異方性接着剤シー
ト、６は導電性微粒子、７は液晶パネル、８はシール部
、９は液晶層、１０は液晶駆動用電極、１１は接着剤シ
ートを示す。
基板上の配線パターン、３は電気素子たる半導体チップ
、４は半導体チップの電極、５は導電異方性接着剤シー
ト、６は導電性微粒子、７は液晶パネル、８はシール部
、９は液晶層、１０は液晶駆動用電極、１１は接着剤シ
ートを示す。
第１図（ａ）は複数個の突起電極を有する電気素子たる
半導体チップと、これに対応する複数の配線パターンが
形成された液晶パネルのガラス基板の一部の接合前の断
面図を示す、この配線パターンの一部は液晶パネルの液
晶駆動用電極と電気的に結びついているものである。
半導体チップと、これに対応する複数の配線パターンが
形成された液晶パネルのガラス基板の一部の接合前の断
面図を示す、この配線パターンの一部は液晶パネルの液
晶駆動用電極と電気的に結びついているものである。
第１図（ｂ）は、上記基板たるガラス基板の上に配され
た配線パターン部上に導電性微粒子を拡散・混在させた
薄い導電異方性接着剤シートと、非導電性の接着剤シー
トを載置したものであり、上記非導電性の接着剤シート
は上記電気素子の突起電極と上記基板の配線パターンの
対応部位を除いて配されている。導電性粒子の粒径は上
記薄い導電異方性接着剤シートの厚さとほぼ同等にしで
ある。
た配線パターン部上に導電性微粒子を拡散・混在させた
薄い導電異方性接着剤シートと、非導電性の接着剤シー
トを載置したものであり、上記非導電性の接着剤シート
は上記電気素子の突起電極と上記基板の配線パターンの
対応部位を除いて配されている。導電性粒子の粒径は上
記薄い導電異方性接着剤シートの厚さとほぼ同等にしで
ある。
第１図（ｃ）は半導体チップを上記導電異方性の接着剤
シートと非導電性の接着剤シートを介してガラス基板上
に常温下で押しつけているものであり、半導体チップの
突起電極とガラス基板の配線パターンと平面的に位置が
あっている。上記導電異方性接着剤シートは薄い為、半
導体チップをガラス基板に押しつけると、半導体チップ
の突起電極とガラス基板の配線パターンは電気的導通状
態にする事ができる。この状態で外部から駆動信号を半
導体チップひいてはガラス基板に入力してやれば、液晶
パネルを駆動して検査する事ができる。
シートと非導電性の接着剤シートを介してガラス基板上
に常温下で押しつけているものであり、半導体チップの
突起電極とガラス基板の配線パターンと平面的に位置が
あっている。上記導電異方性接着剤シートは薄い為、半
導体チップをガラス基板に押しつけると、半導体チップ
の突起電極とガラス基板の配線パターンは電気的導通状
態にする事ができる。この状態で外部から駆動信号を半
導体チップひいてはガラス基板に入力してやれば、液晶
パネルを駆動して検査する事ができる。
さらに第１図（ｄ）は、第１図（Ｃ）の工程において検
査合格となったものについて、半導体チップの上から加
熱しながら加圧し、接着剤層を硬化させて、半導体チッ
プとガラス基板を強固に接合、固定したものである。こ
の時、半導体チップの突起電極とガラス基板の配線パタ
ーンは導電性微粒子を介して電気的導通状態にある。
査合格となったものについて、半導体チップの上から加
熱しながら加圧し、接着剤層を硬化させて、半導体チッ
プとガラス基板を強固に接合、固定したものである。こ
の時、半導体チップの突起電極とガラス基板の配線パタ
ーンは導電性微粒子を介して電気的導通状態にある。
導電異方性接着剤シートは薄いので、導電異方性接着剤
シートのみで半導体チップとガラス基板を接合した場合
、総接着剤量が足りず、半導体チップとガラス基板の間
に接着剤が充分充填されず大きな気泡あるいはすきまが
残ってしまう、その結果、電気素子のガラス基板への接
合強度が弱い、電気素子の突起電極とガラス基板の配線
パターンとの間の電気的導通の接続信頼性の低下等の問
題が起こるものであった。
シートのみで半導体チップとガラス基板を接合した場合
、総接着剤量が足りず、半導体チップとガラス基板の間
に接着剤が充分充填されず大きな気泡あるいはすきまが
残ってしまう、その結果、電気素子のガラス基板への接
合強度が弱い、電気素子の突起電極とガラス基板の配線
パターンとの間の電気的導通の接続信頼性の低下等の問
題が起こるものであった。
本発明においては、薄い導電異方性接着剤シートと重ね
合わせて非導電性の接着剤シートがあり、この非導電性
の接着剤シートは電気素子の突起電極部を除いて配され
ている為、電気素子の突起電極とガラス基板の配線パタ
ーンの電気的導通を容易に確保した上で、電気素子たる
半導体チップとガラス基板の間の総接着剤量を充分に確
保して充填し、気泡を砲き込む事なく、半導体チップを
ガラス基板の上に接合することができるものであり、そ
の結果、半導体チップのガラス基板への接合強度を向上
させ、半導体チップの突起電極とガラス基板配線パター
ンとの間の電気的導通の接続信頼性を極めて向上させる
ものである。
合わせて非導電性の接着剤シートがあり、この非導電性
の接着剤シートは電気素子の突起電極部を除いて配され
ている為、電気素子の突起電極とガラス基板の配線パタ
ーンの電気的導通を容易に確保した上で、電気素子たる
半導体チップとガラス基板の間の総接着剤量を充分に確
保して充填し、気泡を砲き込む事なく、半導体チップを
ガラス基板の上に接合することができるものであり、そ
の結果、半導体チップのガラス基板への接合強度を向上
させ、半導体チップの突起電極とガラス基板配線パター
ンとの間の電気的導通の接続信頼性を極めて向上させる
ものである。
第１図（ｄ）においては、第１図（Ｃ）において半導体
チップとガラス基板を位置合わせしたものをそのまま加
熱加圧する為、煩雑で作業工数の大きな位置合わせ工程
が、全工程で一回ですむ為製造コストが少なくてすむも
のである。
チップとガラス基板を位置合わせしたものをそのまま加
熱加圧する為、煩雑で作業工数の大きな位置合わせ工程
が、全工程で一回ですむ為製造コストが少なくてすむも
のである。
さらに、本発明による電気素子の接続構造は第１図（ｃ
）の検査の後、合格の品物のみを第１図（ｄ）の様に加
熱加圧して接着剤層を硬化させれば、接合後の良品率も
おのずと向上するものである６従って剥離再生の必要性
も極端に低減され、作業の効率も極めて向上するもので
ある。
）の検査の後、合格の品物のみを第１図（ｄ）の様に加
熱加圧して接着剤層を硬化させれば、接合後の良品率も
おのずと向上するものである６従って剥離再生の必要性
も極端に低減され、作業の効率も極めて向上するもので
ある。
［発明の効果］
本発明は以上説明したように、電気素子と基板の間に薄
い導電異方性接着剤層と非導電性の接着剤を二重に形成
することによって、電気素子と基板を初期的な電気的接
続状態にして検査をする事を可能にして、位置合わせ工
数を低減し、剥離再生必要な確立を低減させ、さらには
接着強度を向上させて、接続信頼性を向上させる効果が
ある。
い導電異方性接着剤層と非導電性の接着剤を二重に形成
することによって、電気素子と基板を初期的な電気的接
続状態にして検査をする事を可能にして、位置合わせ工
数を低減し、剥離再生必要な確立を低減させ、さらには
接着強度を向上させて、接続信頼性を向上させる効果が
ある。
第１図（ａ）〜（ｄ）は、本発明による電気素子の接続
構造を示す図。 第２図（ａ）〜（Ｃ）は、従来の電気素子の接続構造を
示す図。 ガラス基板 配線パターン 半導体チップ 突起電極 導電性接着剤シート 導電性微粒子 液晶パネル シール部 ・液晶層 ・液晶駆動用電極 ・接着剤シート ・基板 ・配線バタ ン ２３ ・ ２６ ・ ２７ ・ 電気素子 ・電極 ・検査用ブローバ 接着剤シート ・導電性粒子 以 上
構造を示す図。 第２図（ａ）〜（Ｃ）は、従来の電気素子の接続構造を
示す図。 ガラス基板 配線パターン 半導体チップ 突起電極 導電性接着剤シート 導電性微粒子 液晶パネル シール部 ・液晶層 ・液晶駆動用電極 ・接着剤シート ・基板 ・配線バタ ン ２３ ・ ２６ ・ ２７ ・ 電気素子 ・電極 ・検査用ブローバ 接着剤シート ・導電性粒子 以 上
Claims (2)
- （１）接続すべき複数個の突起電極を有する電気素子に
対応する配線パターンが表面に形成された基板、上記基
板上に配された導電性微粒子を拡散・混在させた薄い導
電異方性接着剤層、少なくとも上記電気素子の突起電極
と上記基板の配線パターンの対応部位を除いて上記導電
異方性接着剤層とは層状に形成された接着剤層、上記導
電異方性接着剤層及び上記接着剤層を介して上記基板に
接合される電気素子とを有し、上記電気素子を上記基板
に対し加圧しながら上記接着剤を硬化させる事により上
記電気素子の突起電極と上記基板の配線パターンとの導
通をはかりながら上記電気素子を上記基板に接合させる
事を特徴とする電気素子の接続構造。 - （２）導電性微粒子の粒径あるいは２次粒径が導電異方
性接着剤層の厚みの少なくとも０．７倍以上である事を
特徴とする請求項１記載の電気素子の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02191221A JP3112470B2 (ja) | 1990-07-19 | 1990-07-19 | 電気素子の接続構造及び液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02191221A JP3112470B2 (ja) | 1990-07-19 | 1990-07-19 | 電気素子の接続構造及び液晶パネル |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8695099A Division JPH11330165A (ja) | 1999-03-29 | 1999-03-29 | 電気素子の接続構造及び液晶パネル |
| JP8695199A Division JP3316472B2 (ja) | 1999-03-29 | 1999-03-29 | 電気素子の接続方法及び液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0476929A true JPH0476929A (ja) | 1992-03-11 |
| JP3112470B2 JP3112470B2 (ja) | 2000-11-27 |
Family
ID=16270914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02191221A Expired - Fee Related JP3112470B2 (ja) | 1990-07-19 | 1990-07-19 | 電気素子の接続構造及び液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112470B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133978A (en) * | 1996-04-26 | 2000-10-17 | Sharp Kabushiki Kaisha | Tape carrier package and liquid crystal display device |
| US6156150A (en) * | 1996-04-16 | 2000-12-05 | Matsushita Electric Industrial Co., Ltd. | IC component separating method and separating apparatus |
| JP2004228373A (ja) * | 2003-01-23 | 2004-08-12 | Seiko Epson Corp | デバイスの製造方法とデバイス、電気光学装置、及び電子機器 |
-
1990
- 1990-07-19 JP JP02191221A patent/JP3112470B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156150A (en) * | 1996-04-16 | 2000-12-05 | Matsushita Electric Industrial Co., Ltd. | IC component separating method and separating apparatus |
| US6133978A (en) * | 1996-04-26 | 2000-10-17 | Sharp Kabushiki Kaisha | Tape carrier package and liquid crystal display device |
| US6396557B1 (en) | 1996-04-26 | 2002-05-28 | Sharp Kabushiki Kaisha | Tape carrier package and liquid crystal display device |
| JP2004228373A (ja) * | 2003-01-23 | 2004-08-12 | Seiko Epson Corp | デバイスの製造方法とデバイス、電気光学装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3112470B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375003A (en) | Method of connecting a tab film and a liquid crystal display panel | |
| JP3643110B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0553129A (ja) | 液晶表示素子およびその製造方法 | |
| JPH08279371A (ja) | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 | |
| JPH0476929A (ja) | 電気素子の接続構造及び液晶パネル | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JPH0121620B2 (ja) | ||
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 | |
| JPH11330165A (ja) | 電気素子の接続構造及び液晶パネル | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JPH02222925A (ja) | 液晶パネルの製造方法 | |
| JP3199408B2 (ja) | 液晶パネルの実装方法、液晶パネルの実装構造及び液晶パネルの実装構造の製造方法 | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JP2005129757A (ja) | 半導体装置の接続方法 | |
| JPH11195860A (ja) | 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法 | |
| JP3347911B2 (ja) | 半導体装置の実装方法 | |
| JP2000283927A (ja) | 液晶表示装置における接続部の検査方法 | |
| JPH0897256A (ja) | 電子部品の接合方法 | |
| JPH01142532A (ja) | 液晶パネルの製造方法 | |
| JPH1124099A (ja) | 液晶表示装置 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JPH09120978A (ja) | 電子装置及びその製造方法 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| JPH04291323A (ja) | 回路の接続方法 | |
| JPS6396627A (ja) | 液晶装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |