JPH11330165A - 電気素子の接続構造及び液晶パネル - Google Patents
電気素子の接続構造及び液晶パネルInfo
- Publication number
- JPH11330165A JPH11330165A JP8695099A JP8695099A JPH11330165A JP H11330165 A JPH11330165 A JP H11330165A JP 8695099 A JP8695099 A JP 8695099A JP 8695099 A JP8695099 A JP 8695099A JP H11330165 A JPH11330165 A JP H11330165A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- electric element
- adhesive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子素子の基板への接合強度を向上させ、電
子素子の電極と基板の配線パターンとの間の電気的導通
の接続信頼性を向上させる。 【解決手段】 配線パターンが形成されている基板と、
当該基板の前記配線パターンに電気的接続される複数の
電極を有した電気素子の接続構造であって、前記電気素
子は、導電性微粒子を含む第１の接着剤層と、当該第１
の接着剤層に積層される非導電性の第２の接着剤層とを
介在させて前記基板と接合され、前記基板の前記配線パ
ターンと前記電気素子の前記電極は前記第１の接着剤層
の前記導電性微粒子を介して電気的接続されている。
子素子の電極と基板の配線パターンとの間の電気的導通
の接続信頼性を向上させる。 【解決手段】 配線パターンが形成されている基板と、
当該基板の前記配線パターンに電気的接続される複数の
電極を有した電気素子の接続構造であって、前記電気素
子は、導電性微粒子を含む第１の接着剤層と、当該第１
の接着剤層に積層される非導電性の第２の接着剤層とを
介在させて前記基板と接合され、前記基板の前記配線パ
ターンと前記電気素子の前記電極は前記第１の接着剤層
の前記導電性微粒子を介して電気的接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電気素子の電極と
基板の配線パターンを導通接続して電気素子を基板の上
へ搭載接合する構造に関するものである。
基板の配線パターンを導通接続して電気素子を基板の上
へ搭載接合する構造に関するものである。
【０００２】
【従来の技術】従来の電気養子の接合構造は第２図
（ａ）〜（ｃ）のようなものであった。第２図におい
て、２１は基板、２２は基板上の配線パターン、２３は
電気素子、２４は電気素子の電極を示す。まず第２図
（ａ）は、基板上の配線パターンにプローバ２５をおし
あてて基板の検査をしている工程を示す。次に第２図
（ｂ）は、第２図（ａ）において合格になった基板につ
いて導電性微粒子２７を拡散・混在させた接着剤シート
２６を載置した工程を示す。
（ａ）〜（ｃ）のようなものであった。第２図におい
て、２１は基板、２２は基板上の配線パターン、２３は
電気素子、２４は電気素子の電極を示す。まず第２図
（ａ）は、基板上の配線パターンにプローバ２５をおし
あてて基板の検査をしている工程を示す。次に第２図
（ｂ）は、第２図（ａ）において合格になった基板につ
いて導電性微粒子２７を拡散・混在させた接着剤シート
２６を載置した工程を示す。
【０００３】この導電粒子を拡散・混在させた接着剤シ
ートは厚さ２０〜３０μｍ、導電微粒子の径は５〜１２
μｍである。
ートは厚さ２０〜３０μｍ、導電微粒子の径は５〜１２
μｍである。
【０００４】また、第２図（ｃ）は、電気素子の上面よ
り加熱しながら加圧し、接着剤を硬化させ、電気素子を
基板の上に接合させた様子を示す。
り加熱しながら加圧し、接着剤を硬化させ、電気素子を
基板の上に接合させた様子を示す。
【０００５】
【発明が解決しようとする課題】しかし、従来の電気素
子の接合構造は第２図より明らかなように幾多の問題点
を有するものであった。
子の接合構造は第２図より明らかなように幾多の問題点
を有するものであった。
【０００６】まず電気素子２３を基板２１の上に接合す
る時電気素子の電極２４と対応する基板上の配線パター
ン２２とは平面的な位置合わせを行なう必要がある。
る時電気素子の電極２４と対応する基板上の配線パター
ン２２とは平面的な位置合わせを行なう必要がある。
【０００７】しかし、この基板が機能的な基板であり、
検査を行なって良品の基板のみを遠別する必要がある場
合、第２図（ｃ）のような電気素子を基板上に接合する
工程の前に、第２図（ａ）のようなプローバ２５を使っ
た検査工程が必要となる。
検査を行なって良品の基板のみを遠別する必要がある場
合、第２図（ｃ）のような電気素子を基板上に接合する
工程の前に、第２図（ａ）のようなプローバ２５を使っ
た検査工程が必要となる。
【０００８】この検査工程も当然の事ながら、プローバ
２５の先端位置と基板の配線パターンの位置とを平面的
に位置合わせする必要がある。この結果、煩雑で作業工
数の大きな位置合わせ工程が上記の電気素子の電極と基
板の配線パターンとの位置合わせと合わせて２回必要と
いうことになり、全体として作業工数の大きな、従って
製造コストが大きなものとなってしまうものであった。
２５の先端位置と基板の配線パターンの位置とを平面的
に位置合わせする必要がある。この結果、煩雑で作業工
数の大きな位置合わせ工程が上記の電気素子の電極と基
板の配線パターンとの位置合わせと合わせて２回必要と
いうことになり、全体として作業工数の大きな、従って
製造コストが大きなものとなってしまうものであった。
【０００９】さらに電気素子２３も別個に使用に検査し
ておく必要があり、検査もれがあった場合、そのまま第
２図（ｃ）のように接着剤を硬化させて接合した場合、
接合後の良品率が下がるものであった。
ておく必要があり、検査もれがあった場合、そのまま第
２図（ｃ）のように接着剤を硬化させて接合した場合、
接合後の良品率が下がるものであった。
【００１０】さらに、本説明の様に、導電性微粒子を拡
散、混在させた接着剤を用いて、電気素子を基板上へ接
合して、その後、不良が発見された場合、上記接着剤が
硬化しているにもかかわらず、電気素子を基板から剥離
して再生しなければならない。しかし、上記接着剤が硬
化している為、剥離再生は極めて難しく、剥離再生作業
の工数が大きいばかりでなく、剥離再生が失敗する確率
も高いものである。
散、混在させた接着剤を用いて、電気素子を基板上へ接
合して、その後、不良が発見された場合、上記接着剤が
硬化しているにもかかわらず、電気素子を基板から剥離
して再生しなければならない。しかし、上記接着剤が硬
化している為、剥離再生は極めて難しく、剥離再生作業
の工数が大きいばかりでなく、剥離再生が失敗する確率
も高いものである。
【００１１】そこで、本発明は従来のこの様な欠点を解
決し電気素子と基板の位置合わせを容易にし、不良時の
剥離再生を不用とする事を目的とする。
決し電気素子と基板の位置合わせを容易にし、不良時の
剥離再生を不用とする事を目的とする。
【００１２】
【課題を解決するための手段】本発明による電気素子の
接続構造は、接続すべき複数個の突起電極を有する電気
素子に対応する配線パターンが形成された基板、上記基
板上に配された導電性微粒子を拡散・混在させた薄い導
電異方性接着剤層、少なくとも上記電気素子の突起電極
と上記基板の配線パターンの対応部位を除いて上記導電
異方性接着剤層とは層状に形成された接着剤層、上記導
電異方性接着剤層及び上記接着剤層を介して上記基板に
接合される電気素子とを有し、上記電気素子を上記基板
に対し加圧しながら上記接着剤を硬化させる事により上
記電気素子の突起電極と上記基板の配線パターンとの導
通をはかりながら上記電気素子を上記基板に接合させる
事を特徴とする。
接続構造は、接続すべき複数個の突起電極を有する電気
素子に対応する配線パターンが形成された基板、上記基
板上に配された導電性微粒子を拡散・混在させた薄い導
電異方性接着剤層、少なくとも上記電気素子の突起電極
と上記基板の配線パターンの対応部位を除いて上記導電
異方性接着剤層とは層状に形成された接着剤層、上記導
電異方性接着剤層及び上記接着剤層を介して上記基板に
接合される電気素子とを有し、上記電気素子を上記基板
に対し加圧しながら上記接着剤を硬化させる事により上
記電気素子の突起電極と上記基板の配線パターンとの導
通をはかりながら上記電気素子を上記基板に接合させる
事を特徴とする。
【００１３】
【発明の実施の形態】以下に本発明の実施例を図面を用
いて説明する。
いて説明する。
【００１４】第１図（ａ）〜（ｄ）は本発明による電気
素子の接続構造を示すものである。
素子の接続構造を示すものである。
【００１５】第１図において、１は基板たるガラス基
板、２はガラス基板上の配線パターン、３は電気素子た
る半導体チップ、４は半導体チップの電極、５は導電異
方性接着剤シート、６は導電性微粒子、７は液晶パネ
ル、８はシール部、９は液晶層、１０は液晶駆動用電
極、１１は接着剤シートを示す。
板、２はガラス基板上の配線パターン、３は電気素子た
る半導体チップ、４は半導体チップの電極、５は導電異
方性接着剤シート、６は導電性微粒子、７は液晶パネ
ル、８はシール部、９は液晶層、１０は液晶駆動用電
極、１１は接着剤シートを示す。
【００１６】第１図（ａ）は複数個の突起電極を有する
電気素子たる半導体チップと、これに対応する複数の配
線パターンが形成された液晶パネルのガラス基板の一部
の接合前の断面図を示す。この配線バターンの一部は液
晶パネルの液晶駆動用電極と電気的に結びついているも
のである。
電気素子たる半導体チップと、これに対応する複数の配
線パターンが形成された液晶パネルのガラス基板の一部
の接合前の断面図を示す。この配線バターンの一部は液
晶パネルの液晶駆動用電極と電気的に結びついているも
のである。
【００１７】第１図（ｂ）は、上記基板たるガラス基板
の上に配された配線パターン部上に導電性微粒子を拡散
・混在させた薄い導電異方性接着剤シートと、非導電性
の接着剤シートを載置したものであり、上記非導電性の
接着剤シートは上記電気素子の突起電極と上記基板の配
線パターンの対応部位を除いて配されている。導電性粒
子の粒径は上記薄い導電異方性接着剤シートの厚さとほ
ぼ同等にしてある。
の上に配された配線パターン部上に導電性微粒子を拡散
・混在させた薄い導電異方性接着剤シートと、非導電性
の接着剤シートを載置したものであり、上記非導電性の
接着剤シートは上記電気素子の突起電極と上記基板の配
線パターンの対応部位を除いて配されている。導電性粒
子の粒径は上記薄い導電異方性接着剤シートの厚さとほ
ぼ同等にしてある。
【００１８】第１図（ｃ）は半導体チップを上記導電異
方性の接着剤シートと非導電性の接着剤シートを介し
て、ガラス基板上に常温下で押しつけているものであ
り、半導体チップの突起電極とガラス基板の配線パター
ンと平面的に位置があっている。上記導電異方性接着剤
シートは薄い為、半導体チップをガラス基板に押しつけ
ると、半導体チップの突起電極とガラス基板の配線パタ
ーンは電気的導通状態にする事ができる。この状態で外
部から駆動信号を半導体チップひいてはガラス基板に入
力してやれば、液晶パネルを駆動して検査する事ができ
る。
方性の接着剤シートと非導電性の接着剤シートを介し
て、ガラス基板上に常温下で押しつけているものであ
り、半導体チップの突起電極とガラス基板の配線パター
ンと平面的に位置があっている。上記導電異方性接着剤
シートは薄い為、半導体チップをガラス基板に押しつけ
ると、半導体チップの突起電極とガラス基板の配線パタ
ーンは電気的導通状態にする事ができる。この状態で外
部から駆動信号を半導体チップひいてはガラス基板に入
力してやれば、液晶パネルを駆動して検査する事ができ
る。
【００１９】さらに第１図（ｄ）は、第１図（ｃ）の工
程において検査合格となったものについて、半導体チッ
プの上から加熱しながら加圧し、接着剤層を硬化させ
て、半導体チップとガラス基板を強固に接合、固定した
ものである。この時、半導体チップの突起電極とガラス
基板の配線パターンは導電性微粒子を介して電気的導通
状態にある。
程において検査合格となったものについて、半導体チッ
プの上から加熱しながら加圧し、接着剤層を硬化させ
て、半導体チップとガラス基板を強固に接合、固定した
ものである。この時、半導体チップの突起電極とガラス
基板の配線パターンは導電性微粒子を介して電気的導通
状態にある。
【００２０】導電異方性接着剤シートは薄いので、導電
異方性接着剤シートのみで半導体チップとガラス基板を
接合した場合、総接着剤量が足りず、半導体チップとガ
ラス基板の間に接着剤が充分充填されず大きな気泡ある
いはすきまが残ってしまう。その結果、電気素子のガラ
ス基板への接合強度が弱い、電気素子の突起電極とガラ
ス基板の配線パターンとの間の電気的導通の接続信頼性
の低下等の問題が起こるものであった。
異方性接着剤シートのみで半導体チップとガラス基板を
接合した場合、総接着剤量が足りず、半導体チップとガ
ラス基板の間に接着剤が充分充填されず大きな気泡ある
いはすきまが残ってしまう。その結果、電気素子のガラ
ス基板への接合強度が弱い、電気素子の突起電極とガラ
ス基板の配線パターンとの間の電気的導通の接続信頼性
の低下等の問題が起こるものであった。
【００２１】本発明においては、薄い導電異方性接着剤
シールと重ね合わせて非導電性の接着剤シートがあり、
この非導電性の接着剤シートは電気素子の突起電極部を
除いて配されている為、電気素子の突起電極とガラス基
板の配線パターンの電気的導通を容易に確保した上で、
電気素子たる半導体チップとガラス基板の間の総接着剤
量を充分に確保して充填し、気泡を抱き込む事なく、半
導体チップをガラス基板の上に接合することができるも
のであり、その結果、半導体チップのガラス基板への接
合強度を向上させ、半導体チップの突起電極とガラス基
板配線パターンとの間の電気的導通の接続信頼性を極め
て向上させるものである。
シールと重ね合わせて非導電性の接着剤シートがあり、
この非導電性の接着剤シートは電気素子の突起電極部を
除いて配されている為、電気素子の突起電極とガラス基
板の配線パターンの電気的導通を容易に確保した上で、
電気素子たる半導体チップとガラス基板の間の総接着剤
量を充分に確保して充填し、気泡を抱き込む事なく、半
導体チップをガラス基板の上に接合することができるも
のであり、その結果、半導体チップのガラス基板への接
合強度を向上させ、半導体チップの突起電極とガラス基
板配線パターンとの間の電気的導通の接続信頼性を極め
て向上させるものである。
【００２２】第１図（ｄ）においては、第１図（ｃ）に
おいて半導体チップとガラス基板を位置合わせしたもの
をそのまま加熱加圧する為、煩雑で作業工数の大きな位
置合わせ工程が、全工程で一回ですむ為製造コストが少
なくてすむものである。
おいて半導体チップとガラス基板を位置合わせしたもの
をそのまま加熱加圧する為、煩雑で作業工数の大きな位
置合わせ工程が、全工程で一回ですむ為製造コストが少
なくてすむものである。
【００２３】さらに、本発明による電気素子の接続構造
は第１図（ｃ）の検査の後、合格の品物のみを第１図
（ｄ）の様に加熱加圧して接着剤層を硬化させれば、接
合後の良品率もおのずと向上するものである。従って剥
離再生の必要性も極端に低減され、作業の効率も極めて
向上するものである。
は第１図（ｃ）の検査の後、合格の品物のみを第１図
（ｄ）の様に加熱加圧して接着剤層を硬化させれば、接
合後の良品率もおのずと向上するものである。従って剥
離再生の必要性も極端に低減され、作業の効率も極めて
向上するものである。
【００２４】
【発明の効果】本発明は以上説明したように、電気素子
と基板の間に薄い導電異方性接着剤層と非導電性の接着
剤を二重に形成することによって、電気素子と基板を初
期的な電気的接続状態にして検査をする事を可能にし
て、位置合わせ工数を低減し、剥離再生必要な確立を低
減させ、さらには接者強度を向上させて、接続信頼性を
向上させる効果がある。
と基板の間に薄い導電異方性接着剤層と非導電性の接着
剤を二重に形成することによって、電気素子と基板を初
期的な電気的接続状態にして検査をする事を可能にし
て、位置合わせ工数を低減し、剥離再生必要な確立を低
減させ、さらには接者強度を向上させて、接続信頼性を
向上させる効果がある。
【図１】（ａ）〜（ｄ）は、本発明による電気素子の接
続構造を示す図。
続構造を示す図。
【図２】（ａ）〜（ｃ）は、従来の電気素子の接続構造
を示す図。
を示す図。
１・・・ガラス基板 ２・・・配線パターン ３・・・半導体チップ ４・・・突起電極 ５・・・導電性接着剤シート ６・・・導電性微粒子 ７・・・液晶パネル ８・・・シール部 ９・・・液晶層 １０・・・液晶駆動用電極 １１・・・接着剤シート ２１・・・基板 ２２・・・配線パターン ２３・・・電気素子 ２４・・・電極 ２５・・・検査用プローバ ２６・・・接着剤シート ２７・・・導電性粒子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 電気素子の接続構造及び液晶パネル
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】本発明による電気素子の
接続構造は、配線パターンが形成されている基板と、当
該基板の前記配線パターンに電気的接続される複数の電
極を有した電気素子の接続構造であって、前記電気素子
は、導電性微粒子を含む第１の接着剤層と、当該第１の
接着剤層に積層される非導電性の第２の接着剤層とを介
在させて前記基板と接合され、前記基板の前記配線パタ
ーンと前記電気素子の前記電極は前記第１の接着剤層の
前記導電性微粒子を介して電気的接続されていることを
特徴とする。また、本発明による液晶パネルは、配線パ
ターンが形成されている基板と、前記配線パターンに電
気的接続される複数の電極を有した電気素子と、を具備
する液晶パネルであって、前記電子素子は、導電性微粒
子を含む第１の接着剤層と、当該第１の接着剤剤に積層
された非導電性の第２の接着剤層とを介在させて前記基
板と接合され、前記基板の前記配線パターンと前記電気
素子の前記電極は前記第１の接着剤層の前記導電性微粒
子を介して電気的接続されていることを特徴とする。
接続構造は、配線パターンが形成されている基板と、当
該基板の前記配線パターンに電気的接続される複数の電
極を有した電気素子の接続構造であって、前記電気素子
は、導電性微粒子を含む第１の接着剤層と、当該第１の
接着剤層に積層される非導電性の第２の接着剤層とを介
在させて前記基板と接合され、前記基板の前記配線パタ
ーンと前記電気素子の前記電極は前記第１の接着剤層の
前記導電性微粒子を介して電気的接続されていることを
特徴とする。また、本発明による液晶パネルは、配線パ
ターンが形成されている基板と、前記配線パターンに電
気的接続される複数の電極を有した電気素子と、を具備
する液晶パネルであって、前記電子素子は、導電性微粒
子を含む第１の接着剤層と、当該第１の接着剤剤に積層
された非導電性の第２の接着剤層とを介在させて前記基
板と接合され、前記基板の前記配線パターンと前記電気
素子の前記電極は前記第１の接着剤層の前記導電性微粒
子を介して電気的接続されていることを特徴とする。
Claims (2)
- 【請求項１】接続すべき複数個の突起電極を有する電気
素子に対応する配線パターンが表面に形成された基板、
上記基板上に配された導電性微粒子を拡散・混在させた
薄い導電異方性接着剤層、少なくとも上記電気素子の突
起電極と上記基板の配線パターンの対応部位を除いて上
記導電異方性接着剤層とは層状に形成された接着剤層、
上記導電異方性接着剤層及び上記接着剤層を介して上記
基板に接合される電気素子とを有し、上記電気素子を上
記基板に対し加圧しながら上記接着剤を硬化させる事に
より上記電気素子の突起電極と上記基板の配線パターン
との導通をはかりながら上記電気素子を上記基板に接合
させる事を特徴とする電気素子の接続構造。 - 【請求項２】導電性微粒子の粒径あるいは２次粒径が導
電異方性接着剤層の厚みの少なくとも０．７倍以上であ
る事を特徴とする請求項１記載の電気素子の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695099A JPH11330165A (ja) | 1999-03-29 | 1999-03-29 | 電気素子の接続構造及び液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695099A JPH11330165A (ja) | 1999-03-29 | 1999-03-29 | 電気素子の接続構造及び液晶パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02191221A Division JP3112470B2 (ja) | 1990-07-19 | 1990-07-19 | 電気素子の接続構造及び液晶パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330165A true JPH11330165A (ja) | 1999-11-30 |
Family
ID=13901163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8695099A Pending JPH11330165A (ja) | 1999-03-29 | 1999-03-29 | 電気素子の接続構造及び液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007834B2 (en) * | 2000-12-20 | 2006-03-07 | PAC Tech—Packaging Technologies GmbH | Contact bump construction for the production of a connector construction for substrate connecting surfaces |
| JP2008288511A (ja) * | 2007-05-21 | 2008-11-27 | Sony Chemical & Information Device Corp | 異方性導電フィルム |
-
1999
- 1999-03-29 JP JP8695099A patent/JPH11330165A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7007834B2 (en) * | 2000-12-20 | 2006-03-07 | PAC Tech—Packaging Technologies GmbH | Contact bump construction for the production of a connector construction for substrate connecting surfaces |
| JP2008288511A (ja) * | 2007-05-21 | 2008-11-27 | Sony Chemical & Information Device Corp | 異方性導電フィルム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3643110B2 (ja) | 液晶表示装置の製造方法 | |
| JP3035021B2 (ja) | 液晶表示素子およびその製造方法 | |
| US5375003A (en) | Method of connecting a tab film and a liquid crystal display panel | |
| JP2002118138A (ja) | 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法 | |
| JPH03290936A (ja) | 半導体装置の実装方法 | |
| JPH11330165A (ja) | 電気素子の接続構造及び液晶パネル | |
| JP2009069705A (ja) | 液晶表示装置の製造方法 | |
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 | |
| JP3112470B2 (ja) | 電気素子の接続構造及び液晶パネル | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JPH08320498A (ja) | 液晶表示パネルの端子接続構造 | |
| JP2005129757A (ja) | 半導体装置の接続方法 | |
| JPH10112584A (ja) | 回路基板の接続方法、回路基板の接続構造及びその構造を用いた液晶装置 | |
| JPH0774446A (ja) | プリント配線板の接続構造 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH11195860A (ja) | 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法 | |
| JP3349365B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05291723A (ja) | 基板間の電気的接続構造及び接続方法 | |
| JPH06235928A (ja) | 液晶表示装置 | |
| JPH11258619A (ja) | 液晶表示装置の製造方法 | |
| JPH05100238A (ja) | 液晶パネルの実装構造 | |
| JP2008016690A (ja) | 基板の電極の接続構造体及び接続方法 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010703 |