JPH06120647A - 半導体素子の実装方法と実装装置 - Google Patents
半導体素子の実装方法と実装装置Info
- Publication number
- JPH06120647A JPH06120647A JP26640892A JP26640892A JPH06120647A JP H06120647 A JPH06120647 A JP H06120647A JP 26640892 A JP26640892 A JP 26640892A JP 26640892 A JP26640892 A JP 26640892A JP H06120647 A JPH06120647 A JP H06120647A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- terminal
- wiring board
- printed wiring
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Abstract
(57)【要約】
【目的】 フェイスダウン方式により液晶表示パネルに
実装された半導体素子の特性のバラツキを最小限に抑制
可能な実装方法に関し、実装した状態で試験を行い特性
の整合を可能にした半導体素子の実装方法の提供を目的
とする。 【構成】 半導体素子３の電極パッド31を印刷配線基板
６上の端子63に位置決めして圧接すると共に、試験装置
に接続された試験用プローブ71を印刷配線基板６上の端
子64に位置決めして当接させ、半導体素子３に電圧を印
加して電気的特性、並びに電極パッド31と端子63の接続
状態を試験したあと、半導体素子３または印刷配線基板
６の接合部に被着された接着剤８を硬化させるように構
成する。
実装された半導体素子の特性のバラツキを最小限に抑制
可能な実装方法に関し、実装した状態で試験を行い特性
の整合を可能にした半導体素子の実装方法の提供を目的
とする。 【構成】 半導体素子３の電極パッド31を印刷配線基板
６上の端子63に位置決めして圧接すると共に、試験装置
に接続された試験用プローブ71を印刷配線基板６上の端
子64に位置決めして当接させ、半導体素子３に電圧を印
加して電気的特性、並びに電極パッド31と端子63の接続
状態を試験したあと、半導体素子３または印刷配線基板
６の接合部に被着された接着剤８を硬化させるように構
成する。
Description
【０００１】
【産業上の利用分野】本発明はフェイスダウン方式によ
り液晶表示パネルに駆動用の半導体素子を直接実装する
装置に係り、特に液晶表示パネルに実装された半導体素
子の特性のバラツキを最小限に抑制可能な実装方法に関
する。
り液晶表示パネルに駆動用の半導体素子を直接実装する
装置に係り、特に液晶表示パネルに実装された半導体素
子の特性のバラツキを最小限に抑制可能な実装方法に関
する。
【０００２】液晶表示パネルは通常ガラス等の透明基板
上に表示電極や駆動回路を構成するための導体パターン
が形成されており、表示電極を選択し電圧を印加する駆
動用の半導体素子はフェイスダウン方式によって液晶表
示パネルに直接実装される。
上に表示電極や駆動回路を構成するための導体パターン
が形成されており、表示電極を選択し電圧を印加する駆
動用の半導体素子はフェイスダウン方式によって液晶表
示パネルに直接実装される。
【０００３】しかし、液晶表示パネルに実装された半導
体素子が全て良品であっても特性にバラツキがあると表
示ムラが生じる。そこで液晶表示パネルに実装した状態
で半導体素子の特性を確認したあと固定できる実装方法
の確立が要望されている。
体素子が全て良品であっても特性にバラツキがあると表
示ムラが生じる。そこで液晶表示パネルに実装した状態
で半導体素子の特性を確認したあと固定できる実装方法
の確立が要望されている。
【０００４】
【従来の技術】図４は従来の実装方法を説明するための
模式図である。従来の液晶表示パネルへの半導体素子の
実装は実装に先立って各半導体素子の特性試験と導体パ
ターンの検査を行い、特性の揃った半導体素子を組み合
わせて液晶表示パネルに実装したあと液晶表示パネルに
通電し点灯試験を行っている。
模式図である。従来の液晶表示パネルへの半導体素子の
実装は実装に先立って各半導体素子の特性試験と導体パ
ターンの検査を行い、特性の揃った半導体素子を組み合
わせて液晶表示パネルに実装したあと液晶表示パネルに
通電し点灯試験を行っている。
【０００５】導体パターンの検査：液晶表示パネルを構
成する前に図４(a) に示す如くガラスパネル１上の導体
パターン11に、適宜複数のプローブ21を当接させて通常
の印刷配線基板と同様に各導体の抵抗や導体間の絶縁抵
抗等を測定する。
成する前に図４(a) に示す如くガラスパネル１上の導体
パターン11に、適宜複数のプローブ21を当接させて通常
の印刷配線基板と同様に各導体の抵抗や導体間の絶縁抵
抗等を測定する。
【０００６】半導体素子の試験：図４(b) に示す如くプ
ローブカード２に植設されてなる複数のプローブ22を半
導体素子３の電極パッド31に当接せしめ、プローブ22を
介して試験装置から半導体素子３に所定の電圧を印加し
電気的特性を試験する。
ローブカード２に植設されてなる複数のプローブ22を半
導体素子３の電極パッド31に当接せしめ、プローブ22を
介して試験装置から半導体素子３に所定の電圧を印加し
電気的特性を試験する。
【０００７】半導体素子の実装：図４(c) に示す如くテ
ーブル４を移動してガラスパネル１上の端子12を半導体
素子３の電極パッド31に位置決めし、半導体素子３を吸
着してなる装着ヘッド５を降下させて電極パッド31を端
子12に圧接したあと、装着ヘッド５に内蔵されているヒ
ーター51によって加熱し予め接合点に被着されてなる熱
硬化性の接着剤13を硬化させる。
ーブル４を移動してガラスパネル１上の端子12を半導体
素子３の電極パッド31に位置決めし、半導体素子３を吸
着してなる装着ヘッド５を降下させて電極パッド31を端
子12に圧接したあと、装着ヘッド５に内蔵されているヒ
ーター51によって加熱し予め接合点に被着されてなる熱
硬化性の接着剤13を硬化させる。
【０００８】
【発明が解決しようとする課題】従来の半導体素子の実
装方法は実装前に半導体素子の特性を試験し特性の揃っ
た半導体素子を組み合わせているが、実装したあと液晶
表示パネルの点灯試験を行うと僅かな特性の差や圧接時
の接触状態の差等に起因して表示ムラが生じる。
装方法は実装前に半導体素子の特性を試験し特性の揃っ
た半導体素子を組み合わせているが、実装したあと液晶
表示パネルの点灯試験を行うと僅かな特性の差や圧接時
の接触状態の差等に起因して表示ムラが生じる。
【０００９】しかも、液晶表示パネルの点灯試験を行う
ときは接合点に被着されてなる熱硬化性の接着剤は完全
に硬化しているため、点灯試験の結果、表示ムラを発見
しても半導体素子を取外して他の半導体素子と交換する
作業が極めて困難である。
ときは接合点に被着されてなる熱硬化性の接着剤は完全
に硬化しているため、点灯試験の結果、表示ムラを発見
しても半導体素子を取外して他の半導体素子と交換する
作業が極めて困難である。
【００１０】また、従来の半導体素子の実装方法は半導
体素子を試験する際に半導体素子の電極パッドにプロー
ブを位置決めし、更に半導体素子を実装する際は電極パ
ッドにガラスパネル上の端子を位置決めしなければなら
ないという問題があった。
体素子を試験する際に半導体素子の電極パッドにプロー
ブを位置決めし、更に半導体素子を実装する際は電極パ
ッドにガラスパネル上の端子を位置決めしなければなら
ないという問題があった。
【００１１】本発明の目的は実装した状態で試験を行い
特性の整合を可能にした半導体素子の実装方法を提供す
ることにある。
特性の整合を可能にした半導体素子の実装方法を提供す
ることにある。
【００１２】
【課題を解決するための手段】図１は本発明になる半導
体素子の実装方法を示す模式図である。なお全図を通し
同じ対象物は同一記号で表している。
体素子の実装方法を示す模式図である。なお全図を通し
同じ対象物は同一記号で表している。
【００１３】上記課題は半導体素子３が有する電極パッ
ド31を印刷配線基板６上の端子63に位置決めして圧接す
ると共に、試験装置に接続されてなる試験用プローブ71
を印刷配線基板６上の端子64に位置決めして当接せし
め、試験用プローブ71と印刷配線基板６の導体パターン
62を介して半導体素子３に電圧を印加し、半導体素子３
の電気的特性、並びに電極パッド31と端子63の接続状態
の試験を行って、電気的特性または端子63との接続状態
が所定の特性から外れた半導体素子３を取り替えたあ
と、半導体素子３または印刷配線基板６の接合部に予め
被着されてなる接着剤８に熱または紫外線を印加し、電
極パッド31を端子63に圧接した状態で接着剤８を硬化さ
せる本発明になる半導体素子の実装方法によって達成さ
れる。
ド31を印刷配線基板６上の端子63に位置決めして圧接す
ると共に、試験装置に接続されてなる試験用プローブ71
を印刷配線基板６上の端子64に位置決めして当接せし
め、試験用プローブ71と印刷配線基板６の導体パターン
62を介して半導体素子３に電圧を印加し、半導体素子３
の電気的特性、並びに電極パッド31と端子63の接続状態
の試験を行って、電気的特性または端子63との接続状態
が所定の特性から外れた半導体素子３を取り替えたあ
と、半導体素子３または印刷配線基板６の接合部に予め
被着されてなる接着剤８に熱または紫外線を印加し、電
極パッド31を端子63に圧接した状態で接着剤８を硬化さ
せる本発明になる半導体素子の実装方法によって達成さ
れる。
【００１４】
【作用】図１において半導体素子が有する電極パッドを
印刷配線基板上の端子に位置決めして圧接すると共に、
試験装置に接続されてなる試験用プローブを印刷配線基
板上の端子に位置決めして当接せしめ、試験用プローブ
と印刷配線基板の導体パターンを介して半導体素子に電
圧を印加し電気的特性、並びに電極パッドと端子の接続
状態を試験して、電気的特性または端子との接続状態が
所定の特性から外れた半導体素子を取り替えたあと、電
極パッドを端子に圧接した状態で半導体素子または印刷
配線基板の接合部に予め被着された接着剤に熱または紫
外線を印加し硬化させることによって、印刷配線基板に
実装した状態で半導体素子の試験を行い特性を整合する
ことが可能になる。即ち、実装した状態で試験を行い特
性の整合を可能にした半導体素子の実装方法を実現する
ことができる。しかも、半導体素子の試験時に行ってい
た半導体素子の電極パッドとプローブの位置決めを無く
すことができる。
印刷配線基板上の端子に位置決めして圧接すると共に、
試験装置に接続されてなる試験用プローブを印刷配線基
板上の端子に位置決めして当接せしめ、試験用プローブ
と印刷配線基板の導体パターンを介して半導体素子に電
圧を印加し電気的特性、並びに電極パッドと端子の接続
状態を試験して、電気的特性または端子との接続状態が
所定の特性から外れた半導体素子を取り替えたあと、電
極パッドを端子に圧接した状態で半導体素子または印刷
配線基板の接合部に予め被着された接着剤に熱または紫
外線を印加し硬化させることによって、印刷配線基板に
実装した状態で半導体素子の試験を行い特性を整合する
ことが可能になる。即ち、実装した状態で試験を行い特
性の整合を可能にした半導体素子の実装方法を実現する
ことができる。しかも、半導体素子の試験時に行ってい
た半導体素子の電極パッドとプローブの位置決めを無く
すことができる。
【００１５】
【実施例】以下添付図により本発明の実施例について説
明する。なお、図２は本発明になる別の実装装置を示す
模式図、図３は本発明になる更に別の実装装置を示す模
式図である。
明する。なお、図２は本発明になる別の実装装置を示す
模式図、図３は本発明になる更に別の実装装置を示す模
式図である。
【００１６】印刷配線基板上の端子に半導体素子の電極
パッドを圧接し熱硬化性の接着剤で接合する本発明にな
る実装装置は、図１に示す如くＸＹ方向に移動するテー
ブル４と独立して上下に移動する装着ヘッド５および試
験ヘッド７を具えている。
パッドを圧接し熱硬化性の接着剤で接合する本発明にな
る実装装置は、図１に示す如くＸＹ方向に移動するテー
ブル４と独立して上下に移動する装着ヘッド５および試
験ヘッド７を具えている。
【００１７】液晶表示パネルを構成するガラスパネル、
即ち、透明基板61に導体パターン62が形成されてなる印
刷配線基板６は、テーブル４により印刷配線基板６上の
端子63が装着ヘッド５に吸着された半導体素子３の電極
パッド31に位置決めされる。
即ち、透明基板61に導体パターン62が形成されてなる印
刷配線基板６は、テーブル４により印刷配線基板６上の
端子63が装着ヘッド５に吸着された半導体素子３の電極
パッド31に位置決めされる。
【００１８】印刷配線基板６が位置決めされると装着ヘ
ッド５が降下して半導体素子３の電極パッド31を端子63
に圧接すると共に、試験ヘッド７が降下して試験ヘッド
７に植設された複数の試験用プローブ71を印刷配線基板
６上の端子64に当接させる。
ッド５が降下して半導体素子３の電極パッド31を端子63
に圧接すると共に、試験ヘッド７が降下して試験ヘッド
７に植設された複数の試験用プローブ71を印刷配線基板
６上の端子64に当接させる。
【００１９】試験用プローブ71は図示省略された試験装
置等に接続されており端子63に圧接された半導体素子３
に電圧を印加し、例えば、液晶表示パネルでは点灯試験
などの実装時における電気的特性や電極パッド31と端子
63の接続状態を試験する。
置等に接続されており端子63に圧接された半導体素子３
に電圧を印加し、例えば、液晶表示パネルでは点灯試験
などの実装時における電気的特性や電極パッド31と端子
63の接続状態を試験する。
【００２０】装着ヘッド５にはヒーター51が内蔵されて
おり試験後電極パッド31を端子63に圧接した状態でヒー
ター51に通電すると、半導体素子３または印刷配線基板
６の接合部に予め被着されている熱硬化性接着剤８が硬
化反応を起こし接合される。
おり試験後電極パッド31を端子63に圧接した状態でヒー
ター51に通電すると、半導体素子３または印刷配線基板
６の接合部に予め被着されている熱硬化性接着剤８が硬
化反応を起こし接合される。
【００２１】また、印刷配線基板上の端子に半導体素子
の電極パッドを圧接し光硬化性の接着剤で接合する本発
明の実装装置は、図２に示す如くＸＹ方向に移動するテ
ーブル４と独立して上下に移動する装着ヘッド５および
試験ヘッド７を具えている。
の電極パッドを圧接し光硬化性の接着剤で接合する本発
明の実装装置は、図２に示す如くＸＹ方向に移動するテ
ーブル４と独立して上下に移動する装着ヘッド５および
試験ヘッド７を具えている。
【００２２】液晶表示パネルを構成するガラスパネル、
即ち、透明基板61に導体パターン62が形成されてなる印
刷配線基板６は、テーブル４により印刷配線基板６上の
端子63が装着ヘッド５に吸着された半導体素子３の電極
パッド31に位置決めされる。
即ち、透明基板61に導体パターン62が形成されてなる印
刷配線基板６は、テーブル４により印刷配線基板６上の
端子63が装着ヘッド５に吸着された半導体素子３の電極
パッド31に位置決めされる。
【００２３】印刷配線基板６が位置決めされると装着ヘ
ッド５が降下して半導体素子３の電極パッド31を端子63
に圧接すると共に、試験ヘッド７が降下して試験ヘッド
７に植設された複数の試験用プローブ71を印刷配線基板
６上の端子64に当接させる。
ッド５が降下して半導体素子３の電極パッド31を端子63
に圧接すると共に、試験ヘッド７が降下して試験ヘッド
７に植設された複数の試験用プローブ71を印刷配線基板
６上の端子64に当接させる。
【００２４】試験用プローブ71は図示省略された試験装
置等に接続されており端子63に圧接された半導体素子３
に電圧を印加し、例えば、液晶表示パネルでは点灯試験
などの実装時における電気的特性や電極パッド31と端子
63の接続状態を試験する。
置等に接続されており端子63に圧接された半導体素子３
に電圧を印加し、例えば、液晶表示パネルでは点灯試験
などの実装時における電気的特性や電極パッド31と端子
63の接続状態を試験する。
【００２５】テーブル４に載置された透明基板61に導体
パターン62が形成されてなる印刷配線基板６の下方に光
源９が配設され、光源９に通電すると半導体素子３また
は印刷配線基板６の接合部に被着された光硬化性の接着
剤８が硬化して接合される。
パターン62が形成されてなる印刷配線基板６の下方に光
源９が配設され、光源９に通電すると半導体素子３また
は印刷配線基板６の接合部に被着された光硬化性の接着
剤８が硬化して接合される。
【００２６】なお、図１および図２に示す実装装置は装
着ヘッド５および試験ヘッド７が独立して移動するよう
構成されているが、例えば、図３に示す如く装着ヘッド
５と試験ヘッド７を一体化し同時にに移動させても同等
の効果を得ることができる。
着ヘッド５および試験ヘッド７が独立して移動するよう
構成されているが、例えば、図３に示す如く装着ヘッド
５と試験ヘッド７を一体化し同時にに移動させても同等
の効果を得ることができる。
【００２７】このように半導体素子が有する電極パッド
を印刷配線基板上の端子に位置決めして圧接すると共
に、試験装置に接続されてなる試験用プローブを印刷配
線基板上の端子に位置決めして当接せしめ、試験用プロ
ーブと印刷配線基板の導体パターンを介して半導体素子
に電圧を印加し電気的特性、並びに電極パッドと端子の
接続状態を試験して、電気的特性または端子との接続状
態が所定の特性から外れた半導体素子を取り替えたあ
と、電極パッドを端子に圧接した状態で半導体素子また
は印刷配線基板の接合部に予め被着された接着剤に熱ま
たは紫外線を印加し硬化させることによって、印刷配線
基板に実装した状態で半導体素子の試験を行い特性を整
合することが可能になる。即ち、実装した状態で試験を
行い特性の整合を可能にした半導体素子の実装方法を実
現することができる。しかも、半導体素子の試験時に行
っていた半導体素子の電極パッドとプローブの位置決め
を無くすことができる。
を印刷配線基板上の端子に位置決めして圧接すると共
に、試験装置に接続されてなる試験用プローブを印刷配
線基板上の端子に位置決めして当接せしめ、試験用プロ
ーブと印刷配線基板の導体パターンを介して半導体素子
に電圧を印加し電気的特性、並びに電極パッドと端子の
接続状態を試験して、電気的特性または端子との接続状
態が所定の特性から外れた半導体素子を取り替えたあ
と、電極パッドを端子に圧接した状態で半導体素子また
は印刷配線基板の接合部に予め被着された接着剤に熱ま
たは紫外線を印加し硬化させることによって、印刷配線
基板に実装した状態で半導体素子の試験を行い特性を整
合することが可能になる。即ち、実装した状態で試験を
行い特性の整合を可能にした半導体素子の実装方法を実
現することができる。しかも、半導体素子の試験時に行
っていた半導体素子の電極パッドとプローブの位置決め
を無くすことができる。
【００２８】
【発明の効果】上述の如く本発明によれば半導体素子の
試験時に行っていた半導体素子の電極パッドとプローブ
の位置決めを無くし、しかも、実装した状態で試験を行
い特性の整合を可能にした半導体素子の実装方法を提供
することができる。
試験時に行っていた半導体素子の電極パッドとプローブ
の位置決めを無くし、しかも、実装した状態で試験を行
い特性の整合を可能にした半導体素子の実装方法を提供
することができる。
【図１】 本発明になる半導体素子の実装方法を示す模
式図である。
式図である。
【図２】 本発明になる別の実装装置を示す模式図であ
る。
る。
【図３】 本発明になる更に別の実装装置を示す模式図
である。
である。
【図４】 従来の実装方法を説明するための模式図であ
る。
る。
３ 半導体素子 ４ テーブル ５ 装着ヘッド ６ 印刷配線基板 ７ 試験ヘッド ８ 接着剤 ９ 光源 31 電極パッド 51 ヒーター 61 透明基板 62 導体パターン 63、64 端子 71 試験用プローブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邊 広道 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 嘉昭 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 半導体素子(3) が有する電極パッド(31)
を印刷配線基板(6)上の端子(63)に位置決めして圧接す
ると共に、試験装置に接続されてなる試験用プローブ(7
1)を該印刷配線基板(6) 上の端子(64)に位置決めして当
接せしめ、 該試験用プローブ(71)と該印刷配線基板(6) の導体パタ
ーン(62)を介して該半導体素子(3) に電圧を印加し、該
半導体素子(3) の電気的特性、並びに該電極パッド(31)
と該端子(63)の接続状態の試験を行って、電気的特性ま
たは該端子(63)との接続状態が所定の特性から外れた該
半導体素子(3) を取り替えたあと、 該半導体素子(3) または該印刷配線基板(6) の接合部に
予め被着されてなる接着剤(8) に熱または紫外線を印加
し、該電極パッド(31)を該端子(63)に圧接した状態で該
接着剤(8) を硬化させることを特徴とする半導体素子の
実装方法。 - 【請求項２】 印刷配線基板上の端子に半導体素子の電
極パッドを圧接し熱硬化性接着剤で接合する装置におい
て、ＸＹ方向に移動し印刷配線基板(6) 上の端子(63)を
半導体素子(3) の電極パッド(31)に位置決めするテーブ
ル(4) と、 該半導体素子(3) を上下に移動し該電極パッド(31)を該
印刷配線基板(6) 上の該端子(63)に圧接する装着ヘッド
(5) と、植設された試験用プローブ(71)を上下に移動し
該印刷配線基板(6) 上の端子(64)に当接させる試験ヘッ
ド(7) を有し、 且つ、該電極パッド(31)を該端子(63)に圧接してなる該
半導体素子(3) に該試験用プローブ(71)を介して電圧を
印加し、該半導体素子(3) の実装時における電気的特
性、並びに該電極パッド(31)と該端子(63)の接続状態を
試験したあと、 該半導体素子(3) または該印刷配線基板(6) の接合部に
被着された熱硬化性接着剤(8) を硬化させるヒーター(5
1)が、該電極パッド(31)を該端子(63)に圧接する該装着
ヘッド(5) に内蔵されてなることを特徴とする半導体素
子の実装装置。 - 【請求項３】 印刷配線基板上の端子に半導体素子の電
極パッドを圧接し光硬化性接着剤で接合する装置におい
て、ＸＹ方向に移動し印刷配線基板(6) 上の端子(63)を
半導体素子(3) の電極パッド(31)に位置決めするテーブ
ル(4) と、 該半導体素子(3) を上下に移動し該電極パッド(31)を該
印刷配線基板(6) 上の該端子(63)に圧接する装着ヘッド
(5) と、植設された試験用プローブ(71)を上下に移動し
該印刷配線基板(6) 上の端子(64)に当接させる試験ヘッ
ド(7) を有し、 且つ、該電極パッド(31)を該端子(63)に圧接してなる該
半導体素子(3) に該試験用プローブ(71)を介して電圧を
印加し、該半導体素子(3) の実装時における電気的特
性、並びに該電極パッド(31)と該端子(63)の接続状態を
試験したあと、 該半導体素子(3) または該印刷配線基板(6) の接合部に
被着された光硬化性接着剤(8) を硬化させるための光源
(9) が、該テーブル(4) に載置された該印刷配線基板
(6) の下方に設けられてなることを特徴とする半導体素
子の実装装置。 - 【請求項４】 請求項２または３記載の半導体素子の実
装装置において装着ヘッド(5) と試験ヘッド(7) が一体
化され、半導体素子(3) の実装に際し同時に上下に移動
するよう構成されてなることを特徴とする半導体素子の
実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26640892A JPH06120647A (ja) | 1992-10-06 | 1992-10-06 | 半導体素子の実装方法と実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26640892A JPH06120647A (ja) | 1992-10-06 | 1992-10-06 | 半導体素子の実装方法と実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120647A true JPH06120647A (ja) | 1994-04-28 |
Family
ID=17430522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26640892A Withdrawn JPH06120647A (ja) | 1992-10-06 | 1992-10-06 | 半導体素子の実装方法と実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010298A1 (fr) * | 1996-09-02 | 1998-03-12 | Seiko Epson Corporation | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides |
| CN108761852A (zh) * | 2018-04-03 | 2018-11-06 | 深圳市华星光电半导体显示技术有限公司 | 一种调控加电探针与玻璃基板接触的装置、系统及方法 |
-
1992
- 1992-10-06 JP JP26640892A patent/JPH06120647A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010298A1 (fr) * | 1996-09-02 | 1998-03-12 | Seiko Epson Corporation | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides |
| CN108761852A (zh) * | 2018-04-03 | 2018-11-06 | 深圳市华星光电半导体显示技术有限公司 | 一种调控加电探针与玻璃基板接触的装置、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5375003A (en) | Method of connecting a tab film and a liquid crystal display panel | |
| US6940301B2 (en) | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel | |
| JP3036249B2 (ja) | チップの実装構造および試験方法 | |
| JPH0121620B2 (ja) | ||
| JPH06120647A (ja) | 半導体素子の実装方法と実装装置 | |
| WO1998010298A1 (fr) | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides | |
| JP2961825B2 (ja) | 液晶装置の製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JP3467374B2 (ja) | 半導体集積回路の検査方法及び半導体集積回路の検査装置 | |
| JP3112470B2 (ja) | 電気素子の接続構造及び液晶パネル | |
| KR20190097761A (ko) | 모바일 디스플레이 패널의 모듈 검사장치 및 검사방법 | |
| JPS6119142A (ja) | 半導体装置の試験装置 | |
| JP2003158354A (ja) | 配線基板の実装検査方法 | |
| JP3229902B2 (ja) | 液晶表示装置の接続方法および液晶表示装置の製造装置 | |
| JP2001250844A (ja) | Ｉｃチップの実装方法 | |
| JPH04273452A (ja) | Ｉｃチップの実装方法 | |
| JP3316472B2 (ja) | 電気素子の接続方法及び液晶パネルの製造方法 | |
| KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| EP0501414A1 (en) | A method for connecting electrodes of a display apparatus | |
| JPH05249480A (ja) | 液晶パネルへのリード群の接続方法および液晶パネル検査装置 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JPH05203976A (ja) | 液晶表示装置及びその製造方法 | |
| JP3134586B2 (ja) | 半導体素子の突起電極形成方法 | |
| JPH0855874A (ja) | 半導体チップの接着方法 | |
| JPH04246839A (ja) | Ｉｃ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |