JPH0855874A - 半導体チップの接着方法 - Google Patents
半導体チップの接着方法Info
- Publication number
- JPH0855874A JPH0855874A JP18940994A JP18940994A JPH0855874A JP H0855874 A JPH0855874 A JP H0855874A JP 18940994 A JP18940994 A JP 18940994A JP 18940994 A JP18940994 A JP 18940994A JP H0855874 A JPH0855874 A JP H0855874A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bumps
- bonding
- transfer
- suction collet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
(57)【要約】
【目的】 半導体チップの複数のバンプに導電性ペース
トをむらなく転写できるようにする。 【構成】 半導体チップ１３の複数のバンプ１５を平坦
面１７に押し当てて、複数のバンプ１５の各高さを均一
に揃える加圧工程と、複数のバンプ１５に熱硬化型導電
性ペーストの塗膜２０を転写する転写工程と、複数のバ
ンプ１５を配線基板２１の複数の導電膜２２に、塗膜２
０を介して押し当てる接合工程と、塗膜２０を熱硬化さ
せる硬化工程とを備え、加圧工程、転写工程および接合
工程ならびに各工程間の移送時における半導体チップ１
３を常に同一の吸着コレット１４で吸着保持させる。
トをむらなく転写できるようにする。 【構成】 半導体チップ１３の複数のバンプ１５を平坦
面１７に押し当てて、複数のバンプ１５の各高さを均一
に揃える加圧工程と、複数のバンプ１５に熱硬化型導電
性ペーストの塗膜２０を転写する転写工程と、複数のバ
ンプ１５を配線基板２１の複数の導電膜２２に、塗膜２
０を介して押し当てる接合工程と、塗膜２０を熱硬化さ
せる硬化工程とを備え、加圧工程、転写工程および接合
工程ならびに各工程間の移送時における半導体チップ１
３を常に同一の吸着コレット１４で吸着保持させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップのバンプ
を配線基板の導電膜に、導電性ペーストを介して接着す
る半導体チップの接着方法に関するものである。
を配線基板の導電膜に、導電性ペーストを介して接着す
る半導体チップの接着方法に関するものである。
【０００２】
【従来の技術】近年、集積回路を構成する半導体チップ
のバンプを配線基板の導電膜に、導電性ペーストを介し
て接着するケースが増えており、かかる接着は一般に、
図７および図８に示すような工程によって達成される。
図７に示す工程では、レベリングプレート１の平坦な表
面上に半導体チップ２が平置され、加圧ヘッド３および
レベリングプレート１が半導体チップ２を上下から加圧
する。半導体チップ２は半田等の軟質金属からなる複数
のバンプ４、４を有し、このバンプ４、４を下向きにし
てレベリングプレート１上に平置されているので、複数
のバンプ４、４の少なくとも一部分が押しつぶされて変
形し、すべてのバンプ４、４の各高さが均一に揃えられ
る。なお、加圧ヘッド３はロードセル（加圧測定装置）
の機能を有している。
のバンプを配線基板の導電膜に、導電性ペーストを介し
て接着するケースが増えており、かかる接着は一般に、
図７および図８に示すような工程によって達成される。
図７に示す工程では、レベリングプレート１の平坦な表
面上に半導体チップ２が平置され、加圧ヘッド３および
レベリングプレート１が半導体チップ２を上下から加圧
する。半導体チップ２は半田等の軟質金属からなる複数
のバンプ４、４を有し、このバンプ４、４を下向きにし
てレベリングプレート１上に平置されているので、複数
のバンプ４、４の少なくとも一部分が押しつぶされて変
形し、すべてのバンプ４、４の各高さが均一に揃えられ
る。なお、加圧ヘッド３はロードセル（加圧測定装置）
の機能を有している。
【０００３】図８の（ａ）に示す工程では、上述のよう
な加圧処理をすでに受けた半導体チップ２が、トレイま
たはテープリール用パッケージ等のチップ供給台５から
吸着コレット６でとり出される。吸着コレット６の吸着
面に吸着保持された半導体チップ２は、図８の（ｂ）に
示すように転写ユニット７上に移送される。転写ユニッ
ト７の表面上には、Ａｇ等の金属微粉末を含有した熱硬
化型導電性ペーストの塗膜８が均一の厚さに設けられて
いるので、吸着コレット６が下降して上昇すると、図８
の（ｃ）に示すように各バンプ４の表面に導電性ペース
トの塗膜９が転写される。
な加圧処理をすでに受けた半導体チップ２が、トレイま
たはテープリール用パッケージ等のチップ供給台５から
吸着コレット６でとり出される。吸着コレット６の吸着
面に吸着保持された半導体チップ２は、図８の（ｂ）に
示すように転写ユニット７上に移送される。転写ユニッ
ト７の表面上には、Ａｇ等の金属微粉末を含有した熱硬
化型導電性ペーストの塗膜８が均一の厚さに設けられて
いるので、吸着コレット６が下降して上昇すると、図８
の（ｃ）に示すように各バンプ４の表面に導電性ペース
トの塗膜９が転写される。
【０００４】次いで、図８の（ｄ）に示すように半導体
チップ２を吸着保持した吸着コレット６が、配線基板１
０上に移動してくる。吸着コレット６が下降すると、複
数のバンプ４、４が配線基板１０の複数の導電膜１１、
１１に、それぞれの塗膜９、９を介して接合される。次
に、塗膜９、９を加熱して硬化させるので、半導体チッ
プ２は配線基板１０に機械的かつ電気的に接着される。
チップ２を吸着保持した吸着コレット６が、配線基板１
０上に移動してくる。吸着コレット６が下降すると、複
数のバンプ４、４が配線基板１０の複数の導電膜１１、
１１に、それぞれの塗膜９、９を介して接合される。次
に、塗膜９、９を加熱して硬化させるので、半導体チッ
プ２は配線基板１０に機械的かつ電気的に接着される。
【０００５】
【発明が解決しようとする課題】ところで、図７に示す
ような加圧工程は、半導体チップ２の製造ラインに設定
されるのに対し、図８の（ａ）〜（ｄ）に示すような転
写および接合の各工程は、ボンディングラインに設定さ
れる。加圧ヘッド３と吸着コレット６とは異種のもので
あるから、半導体チップ２の複数のバンプ４、４の各高
さが加圧工程でいかに精度よく揃えられていても、吸着
コレット６に吸着保持された状態での半導体チップ２の
複数のバンプ４、４が、転写ユニット７の表面に対し平
行に保持されるとは限らない。
ような加圧工程は、半導体チップ２の製造ラインに設定
されるのに対し、図８の（ａ）〜（ｄ）に示すような転
写および接合の各工程は、ボンディングラインに設定さ
れる。加圧ヘッド３と吸着コレット６とは異種のもので
あるから、半導体チップ２の複数のバンプ４、４の各高
さが加圧工程でいかに精度よく揃えられていても、吸着
コレット６に吸着保持された状態での半導体チップ２の
複数のバンプ４、４が、転写ユニット７の表面に対し平
行に保持されるとは限らない。
【０００６】とくに、半導体チップ製造ラインの加圧工
程から、ボンディングラインの転写工程に移送されてく
る半導体チップ２は、トレイやパッケージなどに納めら
れているので、これを吸着コレット６で吸引して吸着保
持させるときの吸着条件の適否や吸着条件の変化等によ
って、導電性ペーストの塗膜９に転写むらを生じること
がある。このため、転写処理後における検査や、転写さ
れた塗膜の修正などに少なからぬ時間と労力を要した。
程から、ボンディングラインの転写工程に移送されてく
る半導体チップ２は、トレイやパッケージなどに納めら
れているので、これを吸着コレット６で吸引して吸着保
持させるときの吸着条件の適否や吸着条件の変化等によ
って、導電性ペーストの塗膜９に転写むらを生じること
がある。このため、転写処理後における検査や、転写さ
れた塗膜の修正などに少なからぬ時間と労力を要した。
【０００７】したがって本発明の目的は、半導体チップ
の複数のバンプに導電性ペーストをむらなく転写できる
半導体チップの接着方法を提供することにある。
の複数のバンプに導電性ペーストをむらなく転写できる
半導体チップの接着方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明によると、上述し
た目的を達成するために、吸着コレットに吸着保持され
た半導体チップの複数のバンプを平坦面に押し当てて、
複数のバンプの各高さを均一に揃える加圧工程と、吸着
コレットに吸着保持された半導体チップの複数のバンプ
に、熱硬化型導電性ペーストの塗膜を転写する転写工程
と、吸着コレットに吸着保持された半導体チップの複数
のバンプを配線基板の複数の導電膜に、前記塗膜を介し
て押し当てる接合工程と、前記塗膜を熱硬化させる硬化
工程とを備え、加圧工程、転写工程および接合工程なら
びに各工程間の移送時における半導体チップを常に同一
の吸着コレットで吸着保持させることを特徴とする半導
体チップの接着方法が提供される。
た目的を達成するために、吸着コレットに吸着保持され
た半導体チップの複数のバンプを平坦面に押し当てて、
複数のバンプの各高さを均一に揃える加圧工程と、吸着
コレットに吸着保持された半導体チップの複数のバンプ
に、熱硬化型導電性ペーストの塗膜を転写する転写工程
と、吸着コレットに吸着保持された半導体チップの複数
のバンプを配線基板の複数の導電膜に、前記塗膜を介し
て押し当てる接合工程と、前記塗膜を熱硬化させる硬化
工程とを備え、加圧工程、転写工程および接合工程なら
びに各工程間の移送時における半導体チップを常に同一
の吸着コレットで吸着保持させることを特徴とする半導
体チップの接着方法が提供される。
【０００９】
【作用】本発明においては、加圧工程、転写工程および
接合工程ならびに各工程間の移送時における半導体チッ
プを常に同一の吸着コレットで吸着保持させるので、半
導体チップのバンプに対する加圧処理と、バンプに対す
る導電性ペーストの転写処理と、バンプを配線基板の導
電膜に接合する処理とを、単一のボンディングライン上
で連続して行うことができる。
接合工程ならびに各工程間の移送時における半導体チッ
プを常に同一の吸着コレットで吸着保持させるので、半
導体チップのバンプに対する加圧処理と、バンプに対す
る導電性ペーストの転写処理と、バンプを配線基板の導
電膜に接合する処理とを、単一のボンディングライン上
で連続して行うことができる。
【００１０】また、半導体チップを吸着保持した吸着コ
レットが、加圧ヘッドの役割を果たしたのち、加圧処理
後の半導体チップを転写工程に移送する役割を果たすの
で、転写処理時における半導体チップを、加圧処理時に
おける半導体チップと同一の条件下で同一姿勢で吸着保
持することができる。このため、加圧処理時における吸
着条件と、転写処理時における吸着条件とに差を生じる
ことに基づく転写むらの発生を、ほぼ完全に絶つことが
できる。さらに、接合工程における接合むらの発生も軽
減できる。
レットが、加圧ヘッドの役割を果たしたのち、加圧処理
後の半導体チップを転写工程に移送する役割を果たすの
で、転写処理時における半導体チップを、加圧処理時に
おける半導体チップと同一の条件下で同一姿勢で吸着保
持することができる。このため、加圧処理時における吸
着条件と、転写処理時における吸着条件とに差を生じる
ことに基づく転写むらの発生を、ほぼ完全に絶つことが
できる。さらに、接合工程における接合むらの発生も軽
減できる。
【００１１】さらには、加圧工程と転写工程とを隣接さ
せることができるので、加圧工程において使用するレベ
リングユニットの表面と、転写工程で用いる転写ユニッ
トの表面との平行性を高い精度で管理でき、かつまた、
システム的な全体構成の簡素化を図ることができる。
せることができるので、加圧工程において使用するレベ
リングユニットの表面と、転写工程で用いる転写ユニッ
トの表面との平行性を高い精度で管理でき、かつまた、
システム的な全体構成の簡素化を図ることができる。
【００１２】
【実施例】つぎに、本発明の一実施例を図面を参照しな
がら説明する。
がら説明する。
【００１３】図１の（ａ）に示す工程では、トレイまた
はパッケージ等からなるチップ供給台１２に収容されて
いる半導体チップ１３が、吸着コレット１４による吸引
でとり出される。半導体チップ１３は、半田等の軟質金
属からなる複数のバンプ１５、１５を下向きにした姿勢
で吸着コレット１４に吸着保持される。
はパッケージ等からなるチップ供給台１２に収容されて
いる半導体チップ１３が、吸着コレット１４による吸引
でとり出される。半導体チップ１３は、半田等の軟質金
属からなる複数のバンプ１５、１５を下向きにした姿勢
で吸着コレット１４に吸着保持される。
【００１４】図１の（ｂ）に示す加圧工程では、吸着コ
レット１４に吸着保持された半導体チップ１３が、レベ
リングユニット１６上に移送されている。次いで吸着コ
レット１４が下降するので、半導体チップ１３の複数の
バンプ１５、１５がレベリングユニット１６の表面たる
平坦面１７に押しつけられる。平坦面１７は高低差が１
μｍ以下の高い平滑度を有しているので、複数のバンプ
１５、１５の少なくとも一部分が変形して、すべてのバ
ンプ１５、１５の各高さが均一に揃えられる。
レット１４に吸着保持された半導体チップ１３が、レベ
リングユニット１６上に移送されている。次いで吸着コ
レット１４が下降するので、半導体チップ１３の複数の
バンプ１５、１５がレベリングユニット１６の表面たる
平坦面１７に押しつけられる。平坦面１７は高低差が１
μｍ以下の高い平滑度を有しているので、複数のバンプ
１５、１５の少なくとも一部分が変形して、すべてのバ
ンプ１５、１５の各高さが均一に揃えられる。
【００１５】次いで図１の（ｃ）に示す転写工程に入
り、吸着コレット１４に吸着保持されている半導体チッ
プ１３が、転写ユニット１８上に移送されてくる。転写
ユニット１８はその平坦な表面上に、Ａｇの微粉末を含
有した熱硬化型導電性ペーストの塗膜１９を一様な厚さ
に付設しているので、吸着コレット１４がいったん下降
して上昇すると、複数のバンプ１５、１５の各表面に、
図１の（ｄ）に示すように導電性ペーストの塗膜２０が
転写される。
り、吸着コレット１４に吸着保持されている半導体チッ
プ１３が、転写ユニット１８上に移送されてくる。転写
ユニット１８はその平坦な表面上に、Ａｇの微粉末を含
有した熱硬化型導電性ペーストの塗膜１９を一様な厚さ
に付設しているので、吸着コレット１４がいったん下降
して上昇すると、複数のバンプ１５、１５の各表面に、
図１の（ｄ）に示すように導電性ペーストの塗膜２０が
転写される。
【００１６】図１の（ｅ）に示す接合工程では、吸着コ
レット１４に吸着保持されている半導体チップ１３が、
配線基板２１上に移送されてきて下降する。配線基板２
１はガラス平板からなり、その表面上に複数の導電膜２
２、２２を有している。所定の導電膜２２、２２に対し
て半導体チップ１３の複数のバンプ１５、１５が、位置
合わせされた状態のもとで、それぞれの塗膜２０、２０
を介して接合される。
レット１４に吸着保持されている半導体チップ１３が、
配線基板２１上に移送されてきて下降する。配線基板２
１はガラス平板からなり、その表面上に複数の導電膜２
２、２２を有している。所定の導電膜２２、２２に対し
て半導体チップ１３の複数のバンプ１５、１５が、位置
合わせされた状態のもとで、それぞれの塗膜２０、２０
を介して接合される。
【００１７】次いで、塗膜２０、２０を加熱して硬化さ
せる。
せる。
【００１８】加圧工程から転写工程に移行するとき、す
べてのバンプ１５、１５の各高さが均一に揃っているか
否かを検査することが望ましい。この検査はボンディン
グ装置上で行われるが、ＤＣテスターを用いて導通テス
トを行うのが実用的で好ましい。
べてのバンプ１５、１５の各高さが均一に揃っているか
否かを検査することが望ましい。この検査はボンディン
グ装置上で行われるが、ＤＣテスターを用いて導通テス
トを行うのが実用的で好ましい。
【００１９】この導通テストの要領を説明すると、図２
に示すように吸着コレット１４によって吸着保持されて
いる半導体チップ１３が、その複数のバンプ１５、１５
をテスト板２３の表面に当接させている。テスト板２３
は図３に示すように、絶縁基板２４と平坦な表面に膜状
に形成された複数の電気接点２５、２５とからなる。
に示すように吸着コレット１４によって吸着保持されて
いる半導体チップ１３が、その複数のバンプ１５、１５
をテスト板２３の表面に当接させている。テスト板２３
は図３に示すように、絶縁基板２４と平坦な表面に膜状
に形成された複数の電気接点２５、２５とからなる。
【００２０】電気接点２５の配列個数および配列ピッチ
は、バンプ１５の配列個数および配列ピッチにそれぞれ
対応しており、各電気接点２５は所定高さのバンプ１５
が当接したときに限り、当該バンプ１５を短絡片にして
閉成する。各電気接点２５から１対のリード線２６、２
６が引き出されており、リード線２６、２６はスキャナ
ー２７に接続されている。
は、バンプ１５の配列個数および配列ピッチにそれぞれ
対応しており、各電気接点２５は所定高さのバンプ１５
が当接したときに限り、当該バンプ１５を短絡片にして
閉成する。各電気接点２５から１対のリード線２６、２
６が引き出されており、リード線２６、２６はスキャナ
ー２７に接続されている。
【００２１】スキャナー２７、電源／モニタ２８および
パソコン２９が、全電気接点２５、２５に対して微弱な
直流電流を順次に供給するとともに、上述のように閉成
された電気接点を検出して、その検出結果をモニタ２８
上に画像表示する。
パソコン２９が、全電気接点２５、２５に対して微弱な
直流電流を順次に供給するとともに、上述のように閉成
された電気接点を検出して、その検出結果をモニタ２８
上に画像表示する。
【００２２】このような導通テストを適用すると、所定
高さに揃えられているバンプ１５にだけ順次に直流電流
が流れるので、半導体チップ１３の内部回路に影響を与
えることなく、バンプ高さの不揃いを短時間に検出する
ことができる。また、不良バンプの特定を容易に行うこ
とができる。なお、上述した実施例では、各電気接点２
５に対して２本のリード線２６、２６を設けたが、その
一方は共通母線として形成できる。
高さに揃えられているバンプ１５にだけ順次に直流電流
が流れるので、半導体チップ１３の内部回路に影響を与
えることなく、バンプ高さの不揃いを短時間に検出する
ことができる。また、不良バンプの特定を容易に行うこ
とができる。なお、上述した実施例では、各電気接点２
５に対して２本のリード線２６、２６を設けたが、その
一方は共通母線として形成できる。
【００２３】また、転写工程から接合工程に移行すると
き、導電性ペーストの塗膜２０がむらなく転写されてい
るか否かを検査することが望ましい。この検査工程もボ
ンディング装置上で行われるが、図４に示すように塗膜
２０をズームレンズ３０で拡大し、ＴＶカメラ３１で画
像認識し、得られた画像情報を標準信号と比較する。
き、導電性ペーストの塗膜２０がむらなく転写されてい
るか否かを検査することが望ましい。この検査工程もボ
ンディング装置上で行われるが、図４に示すように塗膜
２０をズームレンズ３０で拡大し、ＴＶカメラ３１で画
像認識し、得られた画像情報を標準信号と比較する。
【００２４】３２はズームレンズ３０駆動用の超音波モ
ータを示す。
ータを示す。
【００２５】塗膜２０は図５に例示するように配列され
ているので、まず、ズームレンズ３０を低倍率に設定し
て塗膜２０の位置を検出する。次に、ズームレンズ３０
を高倍率に切り換えて、吸着コレット１４を移動させ
る。半導体チップ１３の四隅の基準位置ａ〜ｄを中心に
した撮像で得られる信号から、塗膜２０の面積比率をコ
ンピュータで計算し、転写状態の良否を判定する。
ているので、まず、ズームレンズ３０を低倍率に設定し
て塗膜２０の位置を検出する。次に、ズームレンズ３０
を高倍率に切り換えて、吸着コレット１４を移動させ
る。半導体チップ１３の四隅の基準位置ａ〜ｄを中心に
した撮像で得られる信号から、塗膜２０の面積比率をコ
ンピュータで計算し、転写状態の良否を判定する。
【００２６】接合工程における位置合わせでは、バンプ
１５の頭頂部をパターン認識して、該部と配線基板２１
の導電膜２２とを位置合わせするのが望ましい。半導体
チップ１３のバンプ１５は本来、図６の（ａ）に示すよ
うにＡｌからなるパッド３３上に同心的に位置していな
ければならず、図６の（ｂ）に＋符号で示す認識マーク
も、そのような前提のもとで付されている。しかし、実
際には図６の（ｃ）および（ｄ）に示すように、バンプ
１５がパッド３３から偏心して形成されるケースが少な
くない。したがって、バンプ１５の頭頂部をパターン認
識し、この頭頂部を配線基板２１の導電膜２２に位置合
わせすると、より高い整合精度を得ることができる。
１５の頭頂部をパターン認識して、該部と配線基板２１
の導電膜２２とを位置合わせするのが望ましい。半導体
チップ１３のバンプ１５は本来、図６の（ａ）に示すよ
うにＡｌからなるパッド３３上に同心的に位置していな
ければならず、図６の（ｂ）に＋符号で示す認識マーク
も、そのような前提のもとで付されている。しかし、実
際には図６の（ｃ）および（ｄ）に示すように、バンプ
１５がパッド３３から偏心して形成されるケースが少な
くない。したがって、バンプ１５の頭頂部をパターン認
識し、この頭頂部を配線基板２１の導電膜２２に位置合
わせすると、より高い整合精度を得ることができる。
【００２７】
【発明の効果】以上のように本発明によると、加圧、転
写および接合の各処理を、単一のボンディングライン上
で連続して行うことができ、しかも、転写処理時の半導
体チップを、加圧処理時の半導体チップと同様の条件で
吸着保持できるので、転写むらや接合むらの発生を軽減
させることができる。
写および接合の各処理を、単一のボンディングライン上
で連続して行うことができ、しかも、転写処理時の半導
体チップを、加圧処理時の半導体チップと同様の条件で
吸着保持できるので、転写むらや接合むらの発生を軽減
させることができる。
【図１】本発明の一実施例における処理工程の流れ図。
【図２】本発明の他の実施例におけるバンプ高さ検査工
程の模型図。
程の模型図。
【図３】パンプ高さ検査工程で用いるテスト板の平面
図。
図。
【図４】本発明の他の実施例における転写むら検査工程
の模型図。
の模型図。
【図５】半導体チップの平面図。
【図６】パッドに対するバンプの位置ずれを説明するた
めの図。
めの図。
【図７】従来の半導体チップ接着方法における加圧工程
の模型図。
の模型図。
【図８】従来の半導体チップ接着方法における処理工程
の流れ図。
の流れ図。
１３ 半導体チップ １４ 吸着コレット １５ バンプ １６ レベリングユニット １８ 転写ユニット ２０ 塗膜 ２１ 配線基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金山 真司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 今西 誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 吸着コレットに吸着保持された半導体チ
ップの複数のバンプを平坦面に押し当てて、複数のバン
プの各高さを均一に揃える加圧工程と、 吸着コレットに吸着保持された半導体チップの複数のバ
ンプに、熱硬化型導電性ペーストの塗膜を転写する転写
工程と、 吸着コレットに吸着保持された半導体チップの複数のバ
ンプを配線基板の複数の導電膜に、前記塗膜を介して押
し当てる接合工程と、 前記塗膜を熱硬化させる硬化工程とを備え、 加圧工程、転写工程および接合工程ならびに各工程間の
移送時における半導体チップを常に同一の吸着コレット
で吸着保持することを特徴とする半導体チップの接着方
法。 - 【請求項２】 加圧工程によって変形したバンプの高さ
の均一性をテスターによる導通試験で検査する検査工程
を、転写工程前に設けることを特徴とする請求項１記載
の半導体チップの接着方法。 - 【請求項３】 塗膜の転写状態をズームアップして検査
する検査工程を、接合工程前に設けることを特徴とする
請求項１記載の半導体チップの接着方法。 - 【請求項４】 バンプの頭頂部をパターン認識して、該
部と配線基板の導電膜とを位置合わせする整合を、接合
工程中に行うことを特徴とする請求項１記載の半導体チ
ップの接着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18940994A JPH0855874A (ja) | 1994-08-11 | 1994-08-11 | 半導体チップの接着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18940994A JPH0855874A (ja) | 1994-08-11 | 1994-08-11 | 半導体チップの接着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855874A true JPH0855874A (ja) | 1996-02-27 |
Family
ID=16240795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18940994A Pending JPH0855874A (ja) | 1994-08-11 | 1994-08-11 | 半導体チップの接着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033313A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
-
1994
- 1994-08-11 JP JP18940994A patent/JPH0855874A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033313A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Industrial Co., Ltd. | Dispositif a semi-conducteur et son procede de production |
| US6103551A (en) * | 1996-03-06 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor unit and method for manufacturing the same |
| KR100300758B1 (ko) * | 1996-03-06 | 2001-11-02 | 모리시타 요이찌 | 반도체장치와 그 제조방법 |
| EP1191578A2 (en) * | 1996-03-06 | 2002-03-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus and method for producing the same |
| EP1191578A3 (en) * | 1996-03-06 | 2002-05-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus and method for producing the same |
| US6452280B1 (en) | 1996-03-06 | 2002-09-17 | Matsushita Electric Industrial Co., Ltd. | Flip chip semiconductor apparatus with projecting electrodes and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| JP2008544554A (ja) | 薄型可撓性基板を使用するフリップチップダイ組立体 | |
| JP4273683B2 (ja) | Ａｃｆ貼着有無検出方法 | |
| JP2922486B2 (ja) | プローブカード | |
| TW200422709A (en) | Flat panel display | |
| JPH0855874A (ja) | 半導体チップの接着方法 | |
| JP2000164655A (ja) | アライメント装置及びアライメント方法 | |
| JP2006186179A (ja) | 電子部品圧着装置、電子部品圧着検査装置及び電子部品圧着検査方法 | |
| JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
| JPH05144870A (ja) | バンプ転写方法 | |
| JP2001127421A (ja) | ボール搭載装置およびボール搭載方法 | |
| JP4383255B2 (ja) | 電子部品実装方法および装置 | |
| JP2002340933A (ja) | 半導体装置の検査治具およびその製造方法 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2000307221A (ja) | 電子部品の電気接続方法 | |
| JPH06268034A (ja) | プローバー装置と金属バンプの検査方法 | |
| TW583403B (en) | Automatic detection system of conductive particle bonding and its automatic detection method | |
| JPH10173014A (ja) | 固体撮像装置の検査装置及び検査方法 | |
| JP3441939B2 (ja) | アライメント方法 | |
| JPH05198624A (ja) | Ｉｃチップ実装装置 | |
| JP2704236B2 (ja) | フィルムキャリアに対する半導体チップのボンディング方法 | |
| JPH10284555A (ja) | 半導体集積回路の検査方法及び半導体集積回路の検査装置 | |
| JPH03218040A (ja) | 半導体素子の実装方法 | |
| JPH0864927A (ja) | 半導体チップの実装方法 |