JPH08203961A - 集積回路チップの構造体及びその実装方法 - Google Patents
集積回路チップの構造体及びその実装方法Info
- Publication number
- JPH08203961A JPH08203961A JP7228094A JP22809495A JPH08203961A JP H08203961 A JPH08203961 A JP H08203961A JP 7228094 A JP7228094 A JP 7228094A JP 22809495 A JP22809495 A JP 22809495A JP H08203961 A JPH08203961 A JP H08203961A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- integrated circuit
- circuit chip
- adhesive
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000000853 adhesive Substances 0.000 claims abstract description 104
- 239000007769 metal material Substances 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims description 98
- 229920000642 polymer Polymers 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 239000002923 metal particle Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 隣接する電極間の電気的ショートの防止及び
小型化に有利な集積回路及びその実装方法を提供する。 【解決手段】 集積回路チップには第１電極が形成され
ており、ベースには第１電極に対向されて第２電極が形
成されている。そして、第２電極には弾性重合体よりな
った第１接着剤が塗布され、その上面に導電性金属材が
蒸着される。最終的に金属材の上面に第２接着剤を塗布
して第１電極と接合される。
小型化に有利な集積回路及びその実装方法を提供する。 【解決手段】 集積回路チップには第１電極が形成され
ており、ベースには第１電極に対向されて第２電極が形
成されている。そして、第２電極には弾性重合体よりな
った第１接着剤が塗布され、その上面に導電性金属材が
蒸着される。最終的に金属材の上面に第２接着剤を塗布
して第１電極と接合される。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路チップの構
造体及びその実装方法に係り、特に隣接する電極間のシ
ョートが防止され接触する電極間の応力を減らすように
した集積回路チップの構造体及びその製造に適合な実装
方法に関する。
造体及びその実装方法に係り、特に隣接する電極間のシ
ョートが防止され接触する電極間の応力を減らすように
した集積回路チップの構造体及びその製造に適合な実装
方法に関する。
【０００２】
【従来の技術】従来の集積回路チップの構造体は図１に
示された通りである。ベース１０には所定パターンの電
極１１が形成されており、集積回路チップ２０には各電
極１１に対向されて電極２１およびＡｕよりなったバン
プ２２が積層形成されている。これらは相互非等質の導
電性ペースト１５により接合された構造を有する。ここ
で、前記導電性ペースト１５は非導電性接着剤に導電性
金属粒子が混合されて形成される。
示された通りである。ベース１０には所定パターンの電
極１１が形成されており、集積回路チップ２０には各電
極１１に対向されて電極２１およびＡｕよりなったバン
プ２２が積層形成されている。これらは相互非等質の導
電性ペースト１５により接合された構造を有する。ここ
で、前記導電性ペースト１５は非導電性接着剤に導電性
金属粒子が混合されて形成される。
【０００３】ところが、かかる集積回路のチップ構造体
は前記した電極１１，１２間のピッチが微細になる場
合、導電性ペースト１５により各電極間のショートが生
じる問題がある。
は前記した電極１１，１２間のピッチが微細になる場
合、導電性ペースト１５により各電極間のショートが生
じる問題がある。
【０００４】また、ニッケルなどの導電性粒子と接着剤
とを混合して導電性ペースト１５を形成する場合均一な
分布とすべきなので、この制御が困難であるという問題
がある。
とを混合して導電性ペースト１５を形成する場合均一な
分布とすべきなので、この制御が困難であるという問題
がある。
【０００５】また、各電極１１とバンプ２２が相互押圧
される時、応力が発生されて電極１１及びバンプ２２の
亀裂されることもあるという問題がある。
される時、応力が発生されて電極１１及びバンプ２２の
亀裂されることもあるという問題がある。
【０００６】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するために創出されたものであって、電極間
のピットの微細化にもかかわらず、電極間のショートを
防止することができ、集積回路チップとベースを相互押
圧して接合する時各電極の亀裂を防止し得るように改良
された集積回路チップの構造体を提供することにその目
的がある。
題点を解決するために創出されたものであって、電極間
のピットの微細化にもかかわらず、電極間のショートを
防止することができ、集積回路チップとベースを相互押
圧して接合する時各電極の亀裂を防止し得るように改良
された集積回路チップの構造体を提供することにその目
的がある。
【０００７】本発明の他の目的は前記した問題点を解決
する集積回路チップの構造体の製造に適合な実装方法を
提供することにある。
する集積回路チップの構造体の製造に適合な実装方法を
提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明は、所定パターンの第１電極の形成された集積
回路チップと第１電極に対応して第２電極の形成された
ベースとが相互電気的に連結されるように接合された集
積回路チップの構造体において、前記第１電極と第２電
極のうちいずれか一つの電極の上面に第１接着剤が塗布
され、前記第１接着剤の外周面に前記他の電極と電気的
に接触される導電性金属材が塗布され、前記導電性金属
材と前記他の電極とを接着させる第２接着剤が塗布され
たことを特徴とする。
に本発明は、所定パターンの第１電極の形成された集積
回路チップと第１電極に対応して第２電極の形成された
ベースとが相互電気的に連結されるように接合された集
積回路チップの構造体において、前記第１電極と第２電
極のうちいずれか一つの電極の上面に第１接着剤が塗布
され、前記第１接着剤の外周面に前記他の電極と電気的
に接触される導電性金属材が塗布され、前記導電性金属
材と前記他の電極とを接着させる第２接着剤が塗布され
たことを特徴とする。
【０００９】前記の目的を達成するために本発明よる集
積回路チップの構造体は、所定パターンの第１電極と該
第１電極の上面に導電性バンプの形成された集積回路チ
ップと、第１電極に対応して第２電極の形成されたベー
スが相互接着された集積回路チップの構造体において、
前記第２電極の上面に第１接着剤が塗布され、前記第１
接着剤の外周面に前記バンプと電気的に接触される導電
性金属材が塗布され、前記導電性金属材と対応された前
記バンプを接着させる第２接着剤が塗布されたことを特
徴とする。
積回路チップの構造体は、所定パターンの第１電極と該
第１電極の上面に導電性バンプの形成された集積回路チ
ップと、第１電極に対応して第２電極の形成されたベー
スが相互接着された集積回路チップの構造体において、
前記第２電極の上面に第１接着剤が塗布され、前記第１
接着剤の外周面に前記バンプと電気的に接触される導電
性金属材が塗布され、前記導電性金属材と対応された前
記バンプを接着させる第２接着剤が塗布されたことを特
徴とする。
【００１０】前記目的を達成するために本発明による集
積回路チップの構造体は、所定パターンの第１電極と該
第１電極の上面に導電性バンプの形成された集積回路チ
ップと、第１電極に対応して第２電極の形成されたベー
スとが相互接着された集積回路チップの構造体におい
て、前記バンプは第１接着剤で形成され、前記第１接着
剤の外周面に導電性金属材が塗布され、前記導電性金属
材の表面に第２接着剤が塗布された状態で前記集積回路
チップとベースとが相互接合されたことを特徴とする。
積回路チップの構造体は、所定パターンの第１電極と該
第１電極の上面に導電性バンプの形成された集積回路チ
ップと、第１電極に対応して第２電極の形成されたベー
スとが相互接着された集積回路チップの構造体におい
て、前記バンプは第１接着剤で形成され、前記第１接着
剤の外周面に導電性金属材が塗布され、前記導電性金属
材の表面に第２接着剤が塗布された状態で前記集積回路
チップとベースとが相互接合されたことを特徴とする。
【００１１】前記目的を達成するために本発明による集
積回路チップの実装方法は、第１電極の形成された集積
回路チップを第１電極に対向されて第２電極の形成され
たベースに接合させる集積回路チップの実装方法におい
て、前記第２電極の上面に第１接着剤を塗布する段階
と、前記第１接着剤の上面に導電性金属材を前記第２電
極と電気的に連結されるように塗布する段階と、前記第
１電極と導電性金属材が電気的に連結されるように押圧
して接合する段階とを含むことを特徴とする。
積回路チップの実装方法は、第１電極の形成された集積
回路チップを第１電極に対向されて第２電極の形成され
たベースに接合させる集積回路チップの実装方法におい
て、前記第２電極の上面に第１接着剤を塗布する段階
と、前記第１接着剤の上面に導電性金属材を前記第２電
極と電気的に連結されるように塗布する段階と、前記第
１電極と導電性金属材が電気的に連結されるように押圧
して接合する段階とを含むことを特徴とする。
【００１２】前記目的を達成するために本発明による集
積回路チップの実装方法は、所定パターンの第１電極と
各第１電極の上面にバンプの形成された集積回路チップ
と第１電極と電気的に連結されるように対向されて第２
電極の形成されたベースとを接合する集積回路チップの
実装方法において、前記第２電極の上面に第１接着剤を
塗布する段階と、前記第１接着剤の上面に導電性金属材
を前記第２電極と電気的に連結されるように塗布する段
階と、前記バンプと前記導電性金属材が電気的に連結さ
れるように押圧して接合する段階とを含むことを特徴と
する。
積回路チップの実装方法は、所定パターンの第１電極と
各第１電極の上面にバンプの形成された集積回路チップ
と第１電極と電気的に連結されるように対向されて第２
電極の形成されたベースとを接合する集積回路チップの
実装方法において、前記第２電極の上面に第１接着剤を
塗布する段階と、前記第１接着剤の上面に導電性金属材
を前記第２電極と電気的に連結されるように塗布する段
階と、前記バンプと前記導電性金属材が電気的に連結さ
れるように押圧して接合する段階とを含むことを特徴と
する。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。
明を詳細に説明する。
【００１４】図２を参照すれば、集積回路チップ３０の
一側には所定パターンの第１電極３１が形成されてお
り、これらの第１電極３１に対向されてベース４０の上
面には第２電極４１が形成されている。
一側には所定パターンの第１電極３１が形成されてお
り、これらの第１電極３１に対向されてベース４０の上
面には第２電極４１が形成されている。
【００１５】そして、前記第２電極４１の上面には第１
接着剤５０が取り付けられており、この第１接着剤５０
の外周面には前記第１電極３１と電気的に接触される導
電性金属材５１が塗布されている。この際、導電性金属
材５１は第２電極４１と電気的に連結される。そして、
前記導電性金属材５１と前記第１電極３１との間には第
２接着剤５２が塗布される。この際、第２接着剤５２は
前記集積回路チップ３０とベース４０の押圧により、図
２に示されたように第１電極３１と第２電極４１の側面
に突出する。したがって、第１，２電極３１，４１は相
互電気的に連結され得る。
接着剤５０が取り付けられており、この第１接着剤５０
の外周面には前記第１電極３１と電気的に接触される導
電性金属材５１が塗布されている。この際、導電性金属
材５１は第２電極４１と電気的に連結される。そして、
前記導電性金属材５１と前記第１電極３１との間には第
２接着剤５２が塗布される。この際、第２接着剤５２は
前記集積回路チップ３０とベース４０の押圧により、図
２に示されたように第１電極３１と第２電極４１の側面
に突出する。したがって、第１，２電極３１，４１は相
互電気的に連結され得る。
【００１６】そして、前記第１接着剤５０は弾性重合体
で形成され、前記第２接着剤５２は非導電性接着剤又は
導電性接着剤で形成され得る。
で形成され、前記第２接着剤５２は非導電性接着剤又は
導電性接着剤で形成され得る。
【００１７】一方、前記第２接着剤５２は非導電性接着
剤と導電性金属粒子とを混合して形成され得る。この
際、金属粒子は第１電極３１と導電性金属材５１を電気
的に連結して伝導度を向上させる。
剤と導電性金属粒子とを混合して形成され得る。この
際、金属粒子は第１電極３１と導電性金属材５１を電気
的に連結して伝導度を向上させる。
【００１８】ここで、前記第２接着剤５２は、図３に示
されたように、集積回路チップ３０とベース４０との間
に全体的に塗布された状態で前記集積回路チップ３０と
ベース４０とを接合させることができる。
されたように、集積回路チップ３０とベース４０との間
に全体的に塗布された状態で前記集積回路チップ３０と
ベース４０とを接合させることができる。
【００１９】このように構成された集積回路チップの構
造体は次のような実装方法で接合され得る。
造体は次のような実装方法で接合され得る。
【００２０】図８Ａを参照すれば、先ずベース４０の上
面に第２電極４１を蒸着により形成する。これと同様
に、集積回路チップ３０の下面に第１電極３１が形成さ
れる（図２参照）。そして、第２電極４１の上面に第１
接着剤５０を塗布したのち、この第１接着剤５０の外周
面に導電性金属材５１を塗布する。
面に第２電極４１を蒸着により形成する。これと同様
に、集積回路チップ３０の下面に第１電極３１が形成さ
れる（図２参照）。そして、第２電極４１の上面に第１
接着剤５０を塗布したのち、この第１接着剤５０の外周
面に導電性金属材５１を塗布する。
【００２１】ここで、第１接着剤５０は次のように塗布
する。まず、図８Ｂのように第２電極４１の形成された
ベース４０にフォトレジスト６０を塗布する。次いで、
図８Ｃのように第２電極４１の上面の一部分が露出され
るようにフォトレジストを露光する。次いで、図８Ｄの
ように露出された第２電極４１の上面に第１接着剤５０
を塗布する。最終的に、図９Ｅのようにフォトレジスト
６０を取り除かせる。一方、前記導電性金属材５１は蒸
着で塗布され得る。この際の蒸着段階は次の通りであ
る。まず、図９Ｆのように、第１接着剤５０の塗布され
たベース４０に所定パターンのマスク７０を載置する。
このマスク７０は前記第１接着剤５０及び第２電極４１
の上面のみを露出させる多数の孔７１を有する。次い
で、（Ｇ）のように、マスク７０、第１接着剤５０及び
第２電極４１の上面に導電性金属材５１を蒸着させ、最
後にマスクを分離する。このように蒸着された導電性金
属材５１は第２電極４１と電気的に連結される。第１接
着剤５０は導電性又は非導電性接着剤が使用され得る。
そして、この第１接着剤５０は弾性重合体で形成され
る。
する。まず、図８Ｂのように第２電極４１の形成された
ベース４０にフォトレジスト６０を塗布する。次いで、
図８Ｃのように第２電極４１の上面の一部分が露出され
るようにフォトレジストを露光する。次いで、図８Ｄの
ように露出された第２電極４１の上面に第１接着剤５０
を塗布する。最終的に、図９Ｅのようにフォトレジスト
６０を取り除かせる。一方、前記導電性金属材５１は蒸
着で塗布され得る。この際の蒸着段階は次の通りであ
る。まず、図９Ｆのように、第１接着剤５０の塗布され
たベース４０に所定パターンのマスク７０を載置する。
このマスク７０は前記第１接着剤５０及び第２電極４１
の上面のみを露出させる多数の孔７１を有する。次い
で、（Ｇ）のように、マスク７０、第１接着剤５０及び
第２電極４１の上面に導電性金属材５１を蒸着させ、最
後にマスクを分離する。このように蒸着された導電性金
属材５１は第２電極４１と電気的に連結される。第１接
着剤５０は導電性又は非導電性接着剤が使用され得る。
そして、この第１接着剤５０は弾性重合体で形成され
る。
【００２２】次いで、第１電極３１と導電性金属材５１
とが電気的に連結されるように接合する。この際、導電
性金属材５１の上面にマスクを利用して第２接着剤５２
を塗布した後、集積回路チップ３０をベース４０に対し
て押圧する。その結果、図２に示されたように、第１電
極３１と導電性金属材５１が接合される。この際、押圧
により第２接着剤５２は第１電極３１及び導電性金属材
５１の側面に突出されて相互接合させる。ここで、第２
接着剤５２は接着剤と導電性金属粒子とを混合して製造
されることができる。
とが電気的に連結されるように接合する。この際、導電
性金属材５１の上面にマスクを利用して第２接着剤５２
を塗布した後、集積回路チップ３０をベース４０に対し
て押圧する。その結果、図２に示されたように、第１電
極３１と導電性金属材５１が接合される。この際、押圧
により第２接着剤５２は第１電極３１及び導電性金属材
５１の側面に突出されて相互接合させる。ここで、第２
接着剤５２は接着剤と導電性金属粒子とを混合して製造
されることができる。
【００２３】一方、前記第２接着剤５２は図３及び図９
Ｈ、図９Ｉに示されたように、集積回路チップ３０とベ
ース４０との間に全体的に塗布されることができる。こ
の際、第２接着剤５２は非導電性の弾性重合体を使用す
ることが望ましい。
Ｈ、図９Ｉに示されたように、集積回路チップ３０とベ
ース４０との間に全体的に塗布されることができる。こ
の際、第２接着剤５２は非導電性の弾性重合体を使用す
ることが望ましい。
【００２４】図４を参照すれば、集積回路チップ３０の
一側には所定パターンの第１電極３１とバンプ３２が積
層形成されており、これらのバンプ３２に対向されてベ
ース４０の上面には第２電極４１が形成されている。
一側には所定パターンの第１電極３１とバンプ３２が積
層形成されており、これらのバンプ３２に対向されてベ
ース４０の上面には第２電極４１が形成されている。
【００２５】そして、前記第２電極４１の上面には第１
接着剤５０が取り付けられており、この第１接着剤５０
の外周面には前記バンプ３２と電気的に接触される導電
性金属材５１が塗布されている。この際、導電性金属材
５１は第２電極４１と電気的に連結される。そして、前
記導電性金属材５１と前記バンプ３２との間には第２接
着剤５２が塗布される。この際、第２接着剤５２は前記
集積回路チップ３０とベース４０の押圧でバンプ３２と
第２電極４１の側面に突出される。したがって、バンプ
３２と第２電極４１は相互電気的に連結され得る。
接着剤５０が取り付けられており、この第１接着剤５０
の外周面には前記バンプ３２と電気的に接触される導電
性金属材５１が塗布されている。この際、導電性金属材
５１は第２電極４１と電気的に連結される。そして、前
記導電性金属材５１と前記バンプ３２との間には第２接
着剤５２が塗布される。この際、第２接着剤５２は前記
集積回路チップ３０とベース４０の押圧でバンプ３２と
第２電極４１の側面に突出される。したがって、バンプ
３２と第２電極４１は相互電気的に連結され得る。
【００２６】ここで、前記第１接着剤５０は弾性重合体
で形成される。そして、前記第２接着剤５２は非導電性
接着剤又は導電性接着剤で形成されることができる。
で形成される。そして、前記第２接着剤５２は非導電性
接着剤又は導電性接着剤で形成されることができる。
【００２７】また、前記第２接着剤５２は非導電性接着
剤と導電性金属粒子を混合して形成されることができ
る。この際、金属粒子はバンプ３２と導電性金属材５１
を電気的に連結して伝導度を向上させる。
剤と導電性金属粒子を混合して形成されることができ
る。この際、金属粒子はバンプ３２と導電性金属材５１
を電気的に連結して伝導度を向上させる。
【００２８】ここで、前記第２接着剤５２は、図５に示
されたように、集積回路チップ３０とベース４０との間
に全体的に塗布された状態で前記集積回路チップ３０と
ベース４０とを接合させることができる。
されたように、集積回路チップ３０とベース４０との間
に全体的に塗布された状態で前記集積回路チップ３０と
ベース４０とを接合させることができる。
【００２９】一方、前記バンプ３２は図６及び図７に示
されたように、導電性接着剤で形成され得る。または、
前記バンプ３２は弾性重合体で形成されることもでき
る。そして、バンプ３２の外周面に導電性金属材５１が
蒸着で塗布される。そして、第２電極４１の上面に第２
接着剤５２が塗布される。そして、押圧で導電性金属材
５１と第２電極４１が接合される。一方、第２接着剤５
２は、図７に示されたように、集積回路チップ３０とベ
ース４０との間に全体的に塗布されることができる。こ
の際、第２接着剤５２は非導電性で形成されることが望
ましい。そして、第２接着剤５２は非導電性の接着剤と
金属粒子とを混合して製造されることができる。
されたように、導電性接着剤で形成され得る。または、
前記バンプ３２は弾性重合体で形成されることもでき
る。そして、バンプ３２の外周面に導電性金属材５１が
蒸着で塗布される。そして、第２電極４１の上面に第２
接着剤５２が塗布される。そして、押圧で導電性金属材
５１と第２電極４１が接合される。一方、第２接着剤５
２は、図７に示されたように、集積回路チップ３０とベ
ース４０との間に全体的に塗布されることができる。こ
の際、第２接着剤５２は非導電性で形成されることが望
ましい。そして、第２接着剤５２は非導電性の接着剤と
金属粒子とを混合して製造されることができる。
【００３０】このように構成された集積回路チップ構造
体は前記実施例の実装方法で実装されることができる。
体は前記実施例の実装方法で実装されることができる。
【００３１】
【発明の効果】以上、説明したような集積回路チップの
構造体及びその実装方法は次のような利点を有する。
構造体及びその実装方法は次のような利点を有する。
【００３２】第１に、第１電極３１と第２電極４１との
間に弾性重合体よりなった第１接着剤５０を適用するこ
とにより、押圧される電極間の応力発生を防止する。し
たがって、電極の亀裂などの損傷を防止する。
間に弾性重合体よりなった第１接着剤５０を適用するこ
とにより、押圧される電極間の応力発生を防止する。し
たがって、電極の亀裂などの損傷を防止する。
【００３３】第２に、各電極間にのみ接着剤を塗布して
接合することにより隣接する電極間の電気的ショートを
防止する。
接合することにより隣接する電極間の電気的ショートを
防止する。
【００３４】第３に、緩衝作用をする第２接着剤の上面
に金属材を塗布することにより、対向される電極との接
合時伝導度を向上させる。
に金属材を塗布することにより、対向される電極との接
合時伝導度を向上させる。
【００３５】以上のような利点を有する本発明の集積回
路チップの構造体及びその実装方法は隣接する電極間の
ピッチの微細な小型製品に適用されることができる。
路チップの構造体及びその実装方法は隣接する電極間の
ピッチの微細な小型製品に適用されることができる。
【図１】 従来の集積回路チップの構造体を示した断面
図である。
図である。
【図２】 本発明による集積回路チップの実装構造体を
示した一実施例の断面図である。
示した一実施例の断面図である。
【図３】 本発明による集積回路チップの実装構造体を
示した一実施例の断面図である 。
示した一実施例の断面図である 。
【図４】 本発明による集積回路チップの実装構造体を
示した他の実施例の断面図である。
示した他の実施例の断面図である。
【図５】 本発明による集積回路チップの実装構造体を
示した他の実施例の断面図である。
示した他の実施例の断面図である。
【図６】 本発明による実装構造体のさらに他の実施例
を示した断面図である。
を示した断面図である。
【図７】 本発明による実装構造体のさらに他の実施例
を示した断面図である。
を示した断面図である。
【図８】 （Ａ）ないし（Ｄ）は本発明による集積回路
チップの実装方法を示した工程図である。
チップの実装方法を示した工程図である。
【図９】 （Ｅ）ないし（Ｉ）は本発明による集積回路
チップの実装方法を示した工程図である。
チップの実装方法を示した工程図である。
Claims (25)
- 【請求項１】 所定パターンの第１電極の形成された集
積回路チップと第１電極に対応して第２電極の形成され
たベースが相互電気的に連結されるように接合された集
積回路チップ構造体において、 前記第１電極と第２電極のうちいずれか一つの電極の上
面に第１接着剤が塗布され、前記第１接着剤の外周面に
前記他の電極と電気的に接触される導電性金属材が塗布
され、前記導電性金属材と前記他の電極とを接着させる
第２接着剤が塗布されたことを特徴とする集積回路チッ
プの構造体。 - 【請求項２】 前記第１接着剤は弾性重合体よりなった
ことを特徴とする請求項１記載の集積回路チップの構造
体。 - 【請求項３】 前記第２接着剤は非導電性であり、集積
回路チップとベースとの間に全体的に塗布された状態で
前記集積回路チップとベースとを接合させたことを特徴
とする請求項１記載の集積回路チップの構造体。 - 【請求項４】 前記第２接着剤は前記金属材とこれに対
向された電極との間にのみ塗布されたことを特徴とする
請求項１記載の集積回路チップの構造体。 - 【請求項５】 所定パターンの第１電極と該第１電極の
上面に導電性バンプの形成された集積回路チップと、第
１電極に対応して第２電極の形成されたベースが相互接
着された集積回路チップの構造体において、 前記第２電極の上面に第１接着剤が塗布され、前記第１
接着剤の外周面に前記バンプと電気的に接触される導電
性金属材が塗布され、前記導電性金属材と対応された前
記バンプを接着させる第２接着剤が塗布されたことを特
徴とする集積回路チップの構造体。 - 【請求項６】 前記第１接着剤は弾性重合体よりなった
ことを特徴とする請求項５記載の集積回路チップの構造
体。 - 【請求項７】 前記第２接着剤は非導電性であり、集積
回路チップとベースとの間に全体的に塗布された状態で
前記集積回路チップとベースとを接合させたことを特徴
とする請求項５記載の集積回路チップの構造体。 - 【請求項８】 前記第２接着剤は前記金属材とこれに対
向されたバンプとの間にのみ塗布されたことを特徴とす
る請求項５記載の集積回路チップの構造体。 - 【請求項９】 所定パターンの第１電極と該第１電極の
上面に導電性バンプの形成された集積回路チップと、第
１電極に対応して第２電極の形成されたベースが相互接
着された集積回路チップの構造体において、 前記バンプは第１接着剤で形成され、前記第１接着剤の
外周面に導電性金属材が塗布され、前記導電性金属材の
表面に第２接着剤が塗布された状態で前記集積回路チッ
プとベースが相互接合されたことを特徴とする集積回路
チップの構造体。 - 【請求項１０】 前記第１接着剤は弾性重合体よりなっ
たことを特徴とする請求項９記載の集積回路チップの構
造体。 - 【請求項１１】 前記第２接着剤は非導電性であり、集
積回路チップとベースとの間に全体的に塗布された状態
で前記集積回路チップとベースとを接合させたことを特
徴とする請求項９記載の集積回路チップの構造体。 - 【請求項１２】 前記第２接着剤は前記金属材とこれに
対向された電極又はバンプとの間にのみ塗布されたこと
を特徴とする請求項９記載の集積回路チップの構造体。 - 【請求項１３】 第１電極の形成された集積回路チップ
を第１電極に対向されて第２電極の形成されたベ−スに
接合させる集積回路チップの実装方法において、 前記第２電極の上面に第１接着剤を塗布する段階と、 前記第１接着剤の上面に導電性金属材を前記第２電極と
電気的に連結するように塗布する段階と、 前記第１電極と導電性金属材が電気的に連結されるよう
に押圧して接合する段階とを含むことを特徴とする集積
回路チップの実装方法。 - 【請求項１４】 前記第１接着剤を塗布する段階は前記
第２電極の形成されたベースの上面にフォトレジストを
塗布し、前記第２電極の一部分が露出されるように露光
させたのち、露出された第２電極の上面に第１接着剤を
塗布することを特徴とする請求項１３記載の集積回路チ
ップの実装方法。 - 【請求項１５】 前記第１接着剤は弾性重合体で形成さ
れることを特徴とする請求項１３記載の集積回路チップ
の実装方法。 - 【請求項１６】 前記導電性金属材の塗布段階で前記導
電性金属材は蒸着塗布されることを特徴とする請求項１
３記載の集積回路チップの実装方法。 - 【請求項１７】 前記接合段階は前記導電性金属材の上
面にのみ導電性の第２接着剤を塗布して接合することを
特徴とする請求項１３記載の集積回路チップの実装方
法。 - 【請求項１８】 前記接合段階は前記集積回路チップと
ベースとの間に非導電性の第２接着剤が全体的に塗布さ
れた状態で接合することを特徴とする請求項１３記載の
集積回路チップの実装方法。 - 【請求項１９】 所定パターンの第１電極と各第１電極
の上面にバンプの形成された集積回路チップと第１電極
と電気的に連結されるように対向されて第２電極の形成
されたベースとを接合する集積回路チップの実装方法に
おいて、 前記第２電極の上面に第１接着剤を塗布する段階と、 前記第１接着剤の上面に導電性金属材を前記第２電極と
電気的に連結されるように塗布する段階と、 前記バンプと前記導電性金属材が電気的に連結されるよ
うに押圧して接合する段階とを含むことを特徴とする集
積回路チップの実装方法。 - 【請求項２０】 前記第１接着剤を塗布する段階は前記
第２電極の形成されたベースの上面にフォトレジストを
塗布し、前記第２電極の一部分が露出されるように露光
させたのち、露出された第２電極の上面に第１接着剤を
塗布することを特徴とする請求項１９記載の集積回路チ
ップの実装方法。 - 【請求項２１】 前記第１接着剤は弾性重合体で形成さ
れることを特徴とする請求項１９記載の集積回路チップ
の実装方法。 - 【請求項２２】 前記導電性金属材の塗布段階で前記導
電性金属材は蒸着塗布されることを特徴とする請求項１
９記載の集積回路チップの実装方法。 - 【請求項２３】 前記接合段階は前記導電性金属材の上
面にのみ導電性の第２接着剤を塗布して接合することを
特徴とする請求項１９記載の集積回路チップの実装方
法。 - 【請求項２４】 前記接合段階は前記集積回路チップと
ベースとの間に非導電性の第２接着剤を充填させた状態
で接合することを特徴とする請求項１９記載の集積回路
チップの実装方法。 - 【請求項２５】 前記バンプは導電性の弾性重合体で形
成されることを特徴とする請求項１９記載の集積回路チ
ップの実装方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94P38300 | 1994-12-28 | ||
| KR1019940038300A KR100349896B1 (ko) | 1994-12-28 | 1994-12-28 | 집적회로칩의실장구조체및그실장방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203961A true JPH08203961A (ja) | 1996-08-09 |
Family
ID=19404560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7228094A Pending JPH08203961A (ja) | 1994-12-28 | 1995-09-05 | 集積回路チップの構造体及びその実装方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5625230A (ja) |
| JP (1) | JPH08203961A (ja) |
| KR (1) | KR100349896B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0931346B1 (de) * | 1996-09-30 | 2010-02-10 | Infineon Technologies AG | Mikroelektronisches bauteil in sandwich-bauweise |
| US8581403B2 (en) | 2008-01-30 | 2013-11-12 | Nec Corporation | Electronic component mounting structure, electronic component mounting method, and electronic component mounting board |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6072239A (en) | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| KR100438256B1 (ko) * | 1995-12-18 | 2004-08-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| EP0853337B1 (en) * | 1996-07-12 | 2004-09-29 | Fujitsu Limited | Method for manufacturing semiconductor device |
| US6034331A (en) * | 1996-07-23 | 2000-03-07 | Hitachi Chemical Company, Ltd. | Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet |
| US5789278A (en) * | 1996-07-30 | 1998-08-04 | Micron Technology, Inc. | Method for fabricating chip modules |
| US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
| TW453137B (en) * | 1997-08-25 | 2001-09-01 | Showa Denko Kk | Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it |
| US6326241B1 (en) | 1997-12-29 | 2001-12-04 | Visteon Global Technologies, Inc. | Solderless flip-chip assembly and method and material for same |
| US6703566B1 (en) * | 2000-10-25 | 2004-03-09 | Sae Magnetics (H.K.), Ltd. | Bonding structure for a hard disk drive suspension using anisotropic conductive film |
| WO2005093816A1 (en) * | 2004-03-05 | 2005-10-06 | Infineon Technologies Ag | Semiconductor device for radio frequency applications and method for making the same |
| US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
| US7215018B2 (en) | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
| US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
| US20090174423A1 (en) * | 2004-07-21 | 2009-07-09 | Klaerner Peter J | Bond Reinforcement Layer for Probe Test Cards |
| US8154881B2 (en) * | 2006-11-13 | 2012-04-10 | Telecommunication Systems, Inc. | Radiation-shielded semiconductor assembly |
| US8533853B2 (en) | 2009-06-12 | 2013-09-10 | Telecommunication Systems, Inc. | Location sensitive solid state drive |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521519A (ja) * | 1991-07-16 | 1993-01-29 | Sharp Corp | 半導体装置 |
| JP2730357B2 (ja) * | 1991-11-18 | 1998-03-25 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
| JP2833326B2 (ja) * | 1992-03-03 | 1998-12-09 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
| US5508561A (en) * | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
-
1994
- 1994-12-28 KR KR1019940038300A patent/KR100349896B1/ko not_active IP Right Cessation
-
1995
- 1995-09-05 JP JP7228094A patent/JPH08203961A/ja active Pending
- 1995-09-22 US US08/532,984 patent/US5625230A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0931346B1 (de) * | 1996-09-30 | 2010-02-10 | Infineon Technologies AG | Mikroelektronisches bauteil in sandwich-bauweise |
| US8581403B2 (en) | 2008-01-30 | 2013-11-12 | Nec Corporation | Electronic component mounting structure, electronic component mounting method, and electronic component mounting board |
Also Published As
| Publication number | Publication date |
|---|---|
| US5625230A (en) | 1997-04-29 |
| KR960026672A (ko) | 1996-07-22 |
| KR100349896B1 (ko) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08203961A (ja) | 集積回路チップの構造体及びその実装方法 | |
| US6437412B1 (en) | Surface acoustic wave device having a package including a conductive cap that is coated with sealing material | |
| JP2001035999A (ja) | チップサイズスタックパッケージ及びその製造方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH046841A (ja) | 半導体装置の実装構造 | |
| JPH03190238A (ja) | 半導体チップおよびそれを用いた実装構造体 | |
| JPH08186150A (ja) | 集積回路チップの実装構造体及びその実装方法 | |
| JP2003124256A (ja) | フレキシブル基板の実装方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP2002009570A (ja) | 電子部品とその製造方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH03185894A (ja) | 電極端子の相互接続方法 | |
| JP2000077465A (ja) | 電子ユニット | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JPH07297228A (ja) | 基板の接続方法 | |
| JP2001237365A (ja) | 接続用端子の接合方法、半導体装置の製造方法および半導体装置 | |
| JP3265316B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07169871A (ja) | 半導体装置 | |
| JP2000012613A (ja) | 異方性導電接着剤および電子部品の実装方法 | |
| JP2001160565A (ja) | 半導体装置の製造方法 | |
| JPH0382048A (ja) | 半導体素子の接続方法 | |
| JPH07147298A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JPH08139138A (ja) | 電子部品の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |