JP3798569B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3798569B2
JP3798569B2 JP04521499A JP4521499A JP3798569B2 JP 3798569 B2 JP3798569 B2 JP 3798569B2 JP 04521499 A JP04521499 A JP 04521499A JP 4521499 A JP4521499 A JP 4521499A JP 3798569 B2 JP3798569 B2 JP 3798569B2
Authority
JP
Japan
Prior art keywords
electrode
transfer substrate
metal electrode
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04521499A
Other languages
English (en)
Other versions
JP2000243773A (ja
JP2000243773A5 (ja
Inventor
純一 疋田
和孝 柴田
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP04521499A priority Critical patent/JP3798569B2/ja
Priority to US09/511,800 priority patent/US6696347B1/en
Publication of JP2000243773A publication Critical patent/JP2000243773A/ja
Priority to US10/748,327 priority patent/US7009294B2/en
Publication of JP2000243773A5 publication Critical patent/JP2000243773A5/ja
Application granted granted Critical
Publication of JP3798569B2 publication Critical patent/JP3798569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

【０００１】
【発明の属する技術分野】
この発明は、表面にバンプなどの金属電極部を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
プリント配線基板上にフリップチップボンディングで半導体チップを実装する場合や、半導体チップ上に別の半導体チップを重ねて接合することによりチップ・オン・チップ構造の半導体装置を構成する場合には、半導体チップの表面に、バンプと呼ばれる金属電極部が隆起して形成される。
【０００３】
半導体チップの基体をなす半導体基板の表面上には絶縁膜やアルミ配線膜が積層されて形成されており、適当な位置において、外部との電気接続のための接続パッドが設けられている。半導体基板の最表面を覆う保護膜には、接続パッドを露出させる開口が形成されている。
バンプの形成工程は、上記保護膜が形成された状態のウエハの全面にシード膜を形成する工程と、接続パッドの直上に開口を有するレジスト膜をシード膜上にパターン形成する工程と、電解めっきによって、当該レジスト膜の開口部に
バンプを構成する金属材料の厚膜を選択的に成長させる工程とを含む。この後、レジスト膜を除去し、さらに、バンプ部以外のシード膜を除去することにより、接続パッドに電気的に接続された島状のバンプが得られる。
【０００４】
【発明が解決しようとする課題】
このように、バンプの形成には、ウエハごとにレジスト膜の形成などの複雑な工程が必要とされ、そのため、工程数が多くなり、半導体チップの生産コスト削減の妨げとなっている。
そこで、この発明の目的は、上述の技術的課題を解決し、金属電極部の形成工程を簡単にすることにより、コストの削減を実現した半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体基板上に金属電極部を有する半導体装置の製造方法であって、上記半導体基板とは別の電極転写用基板の表面に、金属電極部をパターン形成する工程と、この電極転写用基板と上記半導体基板とを圧接することにより、上記金属電極部を、上記電極転写用基板から上記半導体基板上へと転写させる転写工程とを含み、上記電極転写用基板は、透光性の材料からなっていて、表面にシード膜が形成してあり、上記シード膜は、金属電極部を形成すべき領域に選択的に形成されており、上記電極転写用基板に金属電極部を形成する工程は、上記シード膜上に上記金属電極部の材料をめっきする工程を含むことを特徴とする半導体装置の製造方法である。
【０００６】
上記の構成によれば、電極転写用基板において金属電極部が作製され、この金属電極部が、電極転写用基板から半導体基板へと転写される。したがって、半導体基板の表面にレジスト膜を形成したり、半導体基板の表面のシード膜をパターニングしたりする工程を省くことができる。
電極転写用基板は、金属電極部を繰り返し形成することにより、複数枚の半導体基板に対して繰り返し使用することができる。したがって、半導体装置の製造工程は、全体として、簡単になり、これにより、コストの削減に寄与することができる。
【０００７】
また、この発明では、電極転写用基板上のシード膜上に金属材料をめっき（電解めっきまたは無電解めっき）により成長させることによって、金属電極部が形成される。この場合に、金属電極部を半導体基板に転写した後には、シード膜付きの電極転写用基板は、ただちに、次の半導体装置のための金属電極部の作製のために使用することができる。このようにして、金属電極部の形成は、電極転写用基板上での金属電極部のめっき成長と、この金属電極部の半導体基板への転写とによって達成されるので、その工程を従来に比較して格段に簡単にすることができる。
また、上記電極転写用基板は、透光性の材料からなっているので、電極転写用基板を半導体基板に重ね合わせる際に、電極転写用基板の背面（金属電極部が形成される面とは反対の面）から、半導体基板およびシード電極を透視することができる。そして、シード電極は、金属電極の形成位置に選択的に形成されているので、電極転写用基板の背後から、適当な撮像手段によって、シード電極の位置と半導体基板上の電極形成位置とをモニタして、電極転写用基板と半導体基板との相互の位置合わせを行うことができる。これにより、金属電極部の転写を正確に行うことができる。
【０００８】
なお、電極転写用基板の表面は、電極形成位置に対応する位置においてシード膜を露出させるパターニング膜で被覆されていることが好ましい。これにより、適切な位置において露出するシード膜上にのみ金属電極を成長させることができるから、金属電極部をパターン形成するためのパターニング膜を形成したり、これを剥離したりする必要がない。これにより、工程をさらに簡単にすることができる。
【０００９】
請求項２記載の発明は、上記電極転写用基板は、金属電極部の形成位置以外の領域の上記シード膜の表面を覆う絶縁膜を表面に有していることを特徴とする請求項１記載の半導体装置の製造方法である。
この構成によれば、シード膜を電極形成位置において露出させるパターニング膜としての絶縁膜が電極転写用基板に形成されているので、電解めっき法によって、金属電極部を選択的に成長させることができる。この際に、電極転写用基板上をパターニング膜で覆ったりする必要はない。
【００１０】
請求項３記載の発明は、上記シード膜は、上記半導体基板上において金属電極部が転写される部位と金属電極部との密着性よりも、当該金属電極部との密着性が弱い材料を用いて形成されることを特徴とする請求項１または２記載の半導体装置の製造方法である。
この構成によれば、金属電極部と半導体基板側との密着性が、金属電極部とシード膜との密着性よりも優っているので、半導体基板と電極転写用基板とを圧接し、その後、両者を引き離すと、金属電極部は、確実に、半導体基板へと転写される。これにより、半導体基板上への金属電極部の形成を良好に行うことができる。
【００１３】
請求項４記載の発明は、上記半導体基板上には、電気接続部を露出させる開口を有する保護膜が形成されており、上記金属電極部を上記電極転写用基板上に形成する工程では、上記電気接続部の配置に対応した配置で上記金属電極部が形成され、上記金属電極部を転写する転写工程では、上記金属電極部が上記電気接続部へと転写されることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法である。
【００１４】
この構成により、半導体基板上の保護膜から露出した電気接続部上に金属電極部を設けることができる。
【００１５】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図１は、この発明の一実施形態に係る方法によって製造されるべき半導体チップの構成を示す断面図である。この半導体チップ１０は、半導体基板１と、半導体基板１の表面に形成された絶縁膜２と、この絶縁膜２上に形成されたアルミ配線３と、このアルミ配線３上を覆う保護膜４とを有している。保護膜４には、アルミ配線３の一部であるパッド部（電気接続部）の上方において開口４ａが形成されている。そして、この開口４ａにおいて露出するアルミ配線３の表面を覆うようにＴｉＷなどからなるバリアメタル層５が形成されたおり、このバリアメタル層５上に、金、パラジウム、チタン、銀、イリジウムなどの耐酸化性の金属からなるバンプＢが隆起して形成されている。図１からわかるように、バンプＢは平面状の上面部と非直線状の側面部とを有しており、上面部は基板の厚み方向に見たときのサイズが側面部に囲まれた領域よりも小さくされている。また、バンプＢは、本体部と本体部から突出する突出部とを有した構成とされている。
【００１６】
半導体基板１の表面とは、内部回路を形成するトランジスタや抵抗器などの機能素子（図示せず）が形成された活性表層領域側の表面であり、アルミ配線３は、この活性表層領域に形成された機能素子に接続されている。ただし、２層以上の立体配線構造が採用される場合には、上層の配線層を構成するアルミ配線は、それよりも下層の配線層を形成する他のアルミ配線と接続される場合もある。
【００１７】
この構成の半導体チップ１０は、バンプＢが形成されている側の面である表面をプリント基板に向けて、いわゆるフリップチップボンディングによって当該プリント基板に実装されたり、別の半導体チップに対して、表面同士を対向させて接合され、いわゆるチップ・オン・チップ構造の半導体装置を構成したりすることになる。その際に、バンプＢは、当該半導体チップ１０の内部回路と、プリント基板や別の半導体チップなどの固体装置との間を電気的に接続するとともに、当該半導体チップ１０の機械的接合を達成する役割をも果たす。
【００１８】
図２は、上記の半導体チップ１０の表面にバンプＢを形成するために用いられる電極転写用基板２０の構成を示す斜視図であり、図３は、その断面図である。この実施形態では、バンプＢは、電極転写用基板２０上に形成され、その後に、この電極転写用基板２０と半導体チップ１０とを対向させて圧接することにより、電極転写用基板２０から半導体チップ１０へとバンプＢが転写される。
【００１９】
電極転写用基板２０は、たとえば、半導体チップ１０よりも大面積に形成された矩形のガラス基板２１からなる。このガラス基板２１の一方の表面には、半導体チップ１０のパッド部Ｐの配置に対応したパターンで絶縁膜２２から露出した複数のシード膜部Ｓ（斜線を付して示す。）が形成されている。
図４は、絶縁膜２２を除いた状態を示す電極転写用基板２０の平面図である。シード膜部Ｓは、シード膜部Ｓと同じ材料からなる配線膜部Ｗにより、近傍のもの同士が接続されている。ガラス基板２１の一辺付近には、電極接続部Ｃが帯状に形成されており、この電極接続部Ｃには、その近傍のシード膜部Ｓが、配線膜部Ｗを介して接続されている。このようにして、全てのシード膜部Ｓは、電極接続部Ｃに対して電気的に接続されている。この電極接続部Ｃは、図２に示すように、絶縁膜２２から露出した状態となっている。
【００２０】
絶縁膜２２は、シード膜部Ｓの周縁部および配線膜部Ｗを選択的に覆っており、シード膜部Ｓの周縁部以外の領域（中央領域）を露出させる開口２２ａを有している。この絶縁膜２２は、たとえば、酸化シリコンや窒化シリコンなどで構成されている。
図５は、電極転写用基板２０を作成するための工程を工程順に概説するための断面図である。まず、ガラス基板２１の表面に、公知のフォトリソグラフィ工程によって、シード膜部Ｓ、配線膜部Ｗおよび電極接続部Ｃ（図５では、配線膜部Ｗおよび電極接続部Ｃの図示を省略した。）がパターン形成される（図５(a)）。すなわち、たとえば、ガラス基板２１の表面に、たとえば、スパッタ法により、めっきのシードとして適した金属薄膜が付着させられる。その後、シード膜部Ｓ、配線膜部Ｗおよび電極接続部Ｃに対応した開口を有するレジストをパターン形成して、エッチングを行うことより、上記金属薄膜がパターニングされて、ガラス基板２１の表面に、シート膜部Ｓ、配線膜部Ｗおよび電極接続部Ｃのパターンが残される。
【００２１】
次いで、ガラス基板２１の全面を覆う絶縁膜２２が、たとえば、ＣＶＤ法（化学的気相成長法）によって形成される。そして、シード膜部Ｓに対応した開口３０ａを有するレジスト膜３０が絶縁膜２２上に形成される（図５(b)）。この状態で、レジスト膜３０をマスクとしてエッチングを行うことにより、シード膜部Ｓの中央領域を露出させる開口２２ａが形成され、その後に、レジスト膜３０を除去することによって、図２〜図４に示す構造の電極転写用基板２０が得られる。
【００２２】
図６は、電極転写用基板２０を用いて半導体チップ１０上にバンプＢを形成するための工程を説明するための断面図である。まず、図６(a)に示すように、電極転写用基板２０のシード膜部Ｓ上に、電解めっきによって、バンプＢが形成される。シード膜部Ｓへの通電は、電極接続部Ｃを利用して行われる。
次に、図６(b)に示すように、電極転写用基板２０のバンプＢ側の表面を半導体チップ１０の表面に対向させ、さらに、各バンプＢが、対応するパッド部Ｐに対向するように、電極転写用基板２０と半導体チップ１０とを位置合わせする。
【００２３】
次いで、図６(c)に示すように、電極転写用基板２０と半導体チップ１０を圧接させ、バンプＢをパッド部Ｐに圧接させる。
その後、図６(d)に示すように、電極転写用基板２０と半導体基板１とを離間させると、バンプＢは、電極転写用基板２０から離れ、半導体チップ１０のパッド部Ｐへと転写される。このようにして、半導体チップ１０の表面にバンプＢを設けることができる。
【００２４】
電極転写用基板２０から半導体チップ１０へのバンプＢの転写を良好に行うためには、シード膜部Ｓの材料を、バリアメタル層５に比較して、バンプＢの材料との付着性が弱いものとしておけばよい。たとえば、バンプＢを金により形成する場合であって、バリアメタル層５がＴｉＷからなっている場合には、シード膜部Ｓは、たとえば、Ｃｒ（クロム）により形成すればよい。
【００２５】
図７は、電極転写用基板２０から半導体チップ１０にバンプＢを転写するための装置の構成を説明するための図解図である。この装置は、半導体チップ１０を保持するための保持面５１ａを有するチップホルダ５１と、このチップホルダ５１の上方において電極転写用基板２０を、保持面５１ａと平行な状態で保持する電極転写用基板ホルダ５２とを有している。電極転写用基板ホルダ５２は、電極転写用基板２０の縁部を把持するようになっており、駆動機構５４の働きによって、水平面に沿う方向（保持面５１ａに沿う方向）に水平移動され、上下方向（保持面５１ａに対して垂直な方向）に沿って昇降移動されるようになっている。
【００２６】
電極転写用基板２０の基体をなすガラス基板２１は、透光性を有しているので、この電極転写用基板２０の上方（チップホルダ５１とは反対側）からは、シード膜部Ｓ以外の領域において、チップホルダ５１に保持された半導体チップ１０を透視することができる。そこで、電極転写用基板ホルダ５２によって保持された電極転写用基板２０の上方には、撮像装置としてのＣＣＤカメラ５３が配置されている。このＣＣＤカメラ５３は、電極転写用基板２０上のシード膜部Ｓを撮像し、さらに、この電極転写用基板２０を透視して、その下方の半導体チップ１０の表面を撮像する。
【００２７】
ＣＣＤカメラ５３が出力する画像信号は、制御装置５５に入力されるようになっている。制御装置５５は、駆動機構５４を制御して、電極転写用基板ホルダ５２を水平移動および昇降移動させる。
チップホルダ５１に、バンプＢが形成されていない状態の半導体チップ１０がセットされ、電極転写用基板ホルダ５２にバンプＢを担持した電極転写用基板２０が保持された状態で、制御装置５５は、駆動機構５４の動作を制御する。すなわち、ＣＣＤカメラ５３からの画像信号を参照することにより、電極転写用基板ホルダ５２を水平移動させ、平面視において、バンプＢとパッド部Ｐの位置を整合させる。すなわち、半導体チップ１０のパッドＰ上にバンプＢ（またはシード膜部Ｓ）が正確に投影される状態となるように、電極転写用基板２０と半導体チップ１０との位置合わせを行う。
【００２８】
そして、さらに、制御装置５５は、駆動機構５４を制御して、電極転写用基板ホルダ５２を下降させてチップホルダ５１に接近させていき、電極転写用基板ホルダ５２上のバンプＢを、半導体チップ１０のパッド部Ｐに圧接させる。この電極転写用基板ホルダ５２の下降動作は、電極転写用基板２０と半導体チップ１０との位置合わせのための水平移動動作と同時に行われてもよいし、水平移動による位置合わせの後に、電極転写用基板ホルダ５２を下降させるようにしてもよい。
【００２９】
この後、制御装置５５は、駆動機構５４を制御して、電極転写用基板ホルダ５２を上昇させ、電極転写用基板２０を半導体チップ１０から離間させる。これにより、バンプＢは、電極転写用基板２０から半導体チップ１０へと転写されることになる。
この後、電極転写用基板２０は、別の半導体チップへのバンプの形成のために再利用される。すなわち、電極転写用基板２０の表面には、再び、めっきによってバンプが形成され、このバンプが別の半導体チップのパッド部に転写される。このようにして、電極転写用基板２０は、複数の半導体チップ上へのバンプの形成のために、繰り返し用いることができる。
【００３０】
以上のようにこの実施形態によれば、電極転写用基板２０上でバンプＢを形成し、このバンプＢを半導体チップ１０に転写するようにしている。そのため、半導体基板１に対して、バンプＢをパターン形成するための複雑なプロセスを施す必要がない。しかも、電極転写用基板２０は、繰り返し用いることができ、その際に、レジストをパターン形成したりする必要はなく、単に電解めっきを行うのみで、所要のパターンのバンプＢを形成できる。したがって、適切な電極転写用基板２０を用意しておくことによって、極めて簡単な工程で、バンプＢを半導体チップ１０上に形成することができるようになる。
【００３１】
しかも、パッド部Ｐの位置が共通であれば、異なる機種の半導体チップに対しても、同じ電極転写用基板２０を共通に用いることも可能である。
この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、半導体チップ１０と電極転写用基板２０を圧接させて、バンプＢを転写させるようにしているが、半導体ウエハから半導体チップを切り出す前の段階で、半導体ウエハに対して、バンプを転写するようにすれば、生産効率が飛躍的に向上されることは明らかであろう。この場合には、半導体ウエハ上に形成された切り出し前の複数の半導体チップに対応したシード膜部のパターンを有する電極転写用基板が用意されることになる。この場合に、この電極転写用基板は、半導体ウエハよりも大きめのサイズとしておけば、半導体ウエハに対して近接させる際などにおける取り扱いが容易になる。
【００３２】
また、上述の実施形態では、電解めっきによって、電極転写用基板上にバンプを成長させる構成としたが、バンプの成長は、無電解めっきによって行うこともできる。この場合には、配線膜部Ｗおよび電極接続部Ｃはいずれも不要である。なお、半導体基板１を構成する半導体材料には、シリコン半導体、ゲルマニウム半導体または化合物半導体（ガリウム砒素半導体など）を含む任意の半導体材料を適用することができる。
【００３３】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る方法によって製造されるべき半導体チップの構成を示す断面図である。
【図２】上記半導体チップの表面にバンプを形成するために用いられる電極転写用基板の構成を示す斜視図である。
【図３】上記電極転写用基板の断面図である。
【図４】表面の絶縁膜を除いた状態の電極転写用基板の構成を示す平面図である。
【図５】電極転写用基板を作成するための工程を工程順に概説するための断面図である。
【図６】電極転写用基板を用いて半導体チップ上にバンプを形成するための工程を説明するための断面図である。
【図７】電極転写用基板から半導体チップにバンプを転写するための装置の構成を説明するための図解図である。
【符号の説明】
１ 半導体基板
３ アルミ配線
４ 保護膜
５ バリアメタル層
１０ 半導体チップ
２０ 電極転写用基板
２１ ガラス基板
２２ａ 開口
２２ 絶縁膜
５１ チップホルダ
５２ 電極転写用基板ホルダ
５３ ＣＣＤカメラ
５４ 駆動機構
５５ 制御装置
Ｂ バンプ
Ｐ パッド部
Ｓ シード膜部

Claims (4)

  1. 半導体基板上に金属電極部を有する半導体装置の製造方法であって、
    上記半導体基板とは別の電極転写用基板の表面に、金属電極部をパターン形成する工程と、
    この電極転写用基板と上記半導体基板とを圧接することにより、上記金属電極部を、上記電極転写用基板から上記半導体基板上へと転写させる転写工程とを含み、
    上記電極転写用基板は、透光性の材料からなっていて、表面にシード膜が形成してあり、
    上記シード膜は、金属電極部を形成すべき領域に選択的に形成されており、
    上記電極転写用基板に金属電極部を形成する工程は、上記シード膜上に上記金属電極部の材料をめっきする工程を含むことを特徴とする半導体装置の製造方法。
  2. 上記電極転写用基板は、金属電極部の形成位置以外の領域の上記シード膜の表面を覆う絶縁膜を表面に有していることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 上記シード膜は、上記半導体基板上において金属電極部が転写される部位と金属電極部との密着性よりも、当該金属電極部との密着性が弱い材料を用いて形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 上記半導体基板上には、電気接続部を露出させる開口を有する保護膜が形成されており、
    上記金属電極部を上記電極転写用基板上に形成する工程では、上記電気接続部の配置に対応した配置で上記金属電極部が形成され、
    上記金属電極部を転写する工程では、上記金属電極部が上記電気接続部へと転写されることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
JP04521499A 1999-02-23 1999-02-23 半導体装置の製造方法 Expired - Fee Related JP3798569B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04521499A JP3798569B2 (ja) 1999-02-23 1999-02-23 半導体装置の製造方法
US09/511,800 US6696347B1 (en) 1999-02-23 2000-02-23 Production process for semiconductor device
US10/748,327 US7009294B2 (en) 1999-02-23 2003-12-31 Production process for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04521499A JP3798569B2 (ja) 1999-02-23 1999-02-23 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000243773A JP2000243773A (ja) 2000-09-08
JP2000243773A5 JP2000243773A5 (ja) 2005-08-25
JP3798569B2 true JP3798569B2 (ja) 2006-07-19

Family

ID=12713029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04521499A Expired - Fee Related JP3798569B2 (ja) 1999-02-23 1999-02-23 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6696347B1 (ja)
JP (1) JP3798569B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
EP1737600B1 (en) * 2004-03-31 2008-08-27 Applied Materials, Inc. Method and apparatus for transferring conductive pieces during semiconductor device fabrication
US7259581B2 (en) * 2005-02-14 2007-08-21 Micron Technology, Inc. Method for testing semiconductor components
KR100695518B1 (ko) * 2005-11-08 2007-03-14 삼성전자주식회사 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
US20080029686A1 (en) * 2006-08-04 2008-02-07 International Business Machines Corporation Precision fabricated silicon mold
US8361840B2 (en) * 2008-09-24 2013-01-29 Eastman Kodak Company Thermal barrier layer for integrated circuit manufacture
US11479860B2 (en) * 2019-01-10 2022-10-25 Panasonic Intellectual Property Management Co., Ltd. Pattern plate for plating and method for manufacturing wiring board
US20220061164A1 (en) * 2019-01-10 2022-02-24 Panasonic Intellectual Property Management Co., Ltd. Pattern plate for plating and wiring board manufacturing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
JPS636850A (ja) * 1986-06-26 1988-01-12 Toshiba Corp 電子部品の製造方法
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JP2730357B2 (ja) * 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US6117759A (en) * 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
JPH11297735A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd バンプの製造方法及び半導体装置
US6409073B1 (en) * 1998-07-15 2002-06-25 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for transfering solder to a device and/or testing the device

Also Published As

Publication number Publication date
JP2000243773A (ja) 2000-09-08
US20040152236A1 (en) 2004-08-05
US6696347B1 (en) 2004-02-24
US7009294B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
US5481133A (en) Three-dimensional multichip package
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
EP0660967B1 (en) Method for producing integrated circuit devices
US6603191B2 (en) Semiconductor device and method of manufacturing the same
TW201114009A (en) Chip package and fabrication method thereof
US8810012B2 (en) Chip package, method for forming the same, and package wafer
JP3798569B2 (ja) 半導体装置の製造方法
US20060091561A1 (en) Electronic component comprising external surface contacts and a method for producing the same
KR100833194B1 (ko) 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
US7183190B2 (en) Semiconductor device and fabrication method therefor
JP4009380B2 (ja) 半導体チップの製造方法
JP2862510B2 (ja) シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法
JP3721000B2 (ja) 半導体装置
JPH0195539A (ja) 半導体装置及びその製造方法
JP3032692B2 (ja) 三次元実装モジュール及びその製造方法
TWI298939B (en) Stack-type multi-chips package
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JPH03101233A (ja) 電極構造及びその製造方法
US20230317753A1 (en) Methods Of Forming Optical Modules
JP2734025B2 (ja) 大規模集積回路の製造方法
JP4019005B2 (ja) Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2007048887A (ja) 半導体装置およびその製造方法
JP3036300B2 (ja) Ｔａｂテープの製造方法と半導体装置の製造方法
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees