JP2000243773A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000243773A5 JP2000243773A5 JP1999045214A JP4521499A JP2000243773A5 JP 2000243773 A5 JP2000243773 A5 JP 2000243773A5 JP 1999045214 A JP1999045214 A JP 1999045214A JP 4521499 A JP4521499 A JP 4521499A JP 2000243773 A5 JP2000243773 A5 JP 2000243773A5
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- semiconductor device
- substrate
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000001681 protective Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 7
- 239000000463 material Substances 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Description
【0015】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、この発明の一実施形態に係る方法によって製造されるべき半導体チップの構成を示す断面図である。この半導体チップ10は、半導体基板1と、半導体基板1の表面に形成された絶縁膜2と、この絶縁膜2上に形成されたアルミ配線3と、このアルミ配線3上を覆う保護膜4とを有している。保護膜4には、アルミ配線3の一部であるパッド部(電気接続部)の上方において開口4aが形成されている。そして、この開口4aにおいて露出するアルミ配線3の表面を覆うようにTiWなどからなるバリアメタル層5が形成されたおり、このバリアメタル層5上に、金、パラジウム、チタン、銀、イリジウムなどの耐酸化性の金属からなるバンプBが隆起して形成されている。図1からわかるように、バンプBは平面状の上面部と非直線状の側面部とを有しており、上面部は基板の厚み方向に見たときのサイズが側面部に囲まれた領域よりも小さくされている。また、バンプBは、本体部と本体部から突出する突出部とを有した構成とされている。
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、この発明の一実施形態に係る方法によって製造されるべき半導体チップの構成を示す断面図である。この半導体チップ10は、半導体基板1と、半導体基板1の表面に形成された絶縁膜2と、この絶縁膜2上に形成されたアルミ配線3と、このアルミ配線3上を覆う保護膜4とを有している。保護膜4には、アルミ配線3の一部であるパッド部(電気接続部)の上方において開口4aが形成されている。そして、この開口4aにおいて露出するアルミ配線3の表面を覆うようにTiWなどからなるバリアメタル層5が形成されたおり、このバリアメタル層5上に、金、パラジウム、チタン、銀、イリジウムなどの耐酸化性の金属からなるバンプBが隆起して形成されている。図1からわかるように、バンプBは平面状の上面部と非直線状の側面部とを有しており、上面部は基板の厚み方向に見たときのサイズが側面部に囲まれた領域よりも小さくされている。また、バンプBは、本体部と本体部から突出する突出部とを有した構成とされている。
Claims (12)
- 半導体基板上に金属電極部を有する半導体装置の製造方法であって、
上記半導体基板とは、別の電極転写用基板の表面に、金属電極部をパターン形成する工程と、
この電極転写用基板と上記半導体基板とを圧接することにより、上記金属電極部を、上記電極転写用基板から上記半導体基板上へと転写させる転写工程とを含むことを特徴とする半導体装置の製造方法。 - 上記電極転写用基板は、表面にシード膜が形成しており、
上記電極転写用基板に金属電極部を形成する工程は、上記シード膜上に上記金属電極部の材料をめっきする工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。 - 上記電極転写用基板は、金属電極部の形成位置以外の領域の上記シード膜の表面を覆う絶縁膜を表面に有していることを特徴とする請求項2記載の半導体装置の製造方法。
- 上記シード膜は、上記半導体基板上において金属電極部が転写される部位と金属電極部との密着性よりも、当該金属電極部との密着性が弱い材料を用いて形成されることを特徴とする請求項2または3記載の半導体装置の製造方法。
- 上記電極転写用基板は、透光性の材料からなっており、
上記シード膜は、金属電極部を形成すべき領域に選択的に形成されていることを特徴とする請求項2ないし4記載の半導体装置の製造方法。 - 上記半導体基板上には、電気接続部を露出させる開口を有する保護膜が形成されており、
上記金属電極部を上記電極転写用基板上に形成する工程では、上記電気接続部の配置に対応した配置で上記金属電極部が形成され、
上記金属部を転写する工程では、上記金属電極部が上記電気接続部へと転写されることを特徴とする請求項1ないし5のいずれかに記載の半導体装置の製造方法。 - 半導体基板上に金属電極部を有する半導体装置であって、
上記金属電極部は、上記半導体基板とは別の電極転写用基板の表面にパターン形成された後、上記半導体基板と電極転写用基板とを圧接し転写することにより上記半導体基板上に形成されていることを特徴とする半導体装置。 - 上記半導体基板上には、電気接続部が形成されており、
上記金属電極部は、上記電気接続部上に形成されていることを特徴とする請求項7記載の半導体装置。 - 上記金属電極部は、本体部と本体部から突出する突出部とを有することを特徴とする請求項7または8記載の半導体装置。
- 上記本体部は、上記基板の厚み方向に見たときのサイズが上記突出部よりも大きくされていることを特徴とする請求項9記載の半導体装置。
- 半導体基板上に金属電極部を有する半導体装置であって、
上記金属電極部は、平面状の上面部と、非直線状の側面部とを有することを特徴とする半導体装置。 - 上記上面部は、上記基板の厚み方向に見たときのサイズが上記側面部に囲まれる領域よりも小さくされていることを特徴とする請求項11記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04521499A JP3798569B2 (ja) | 1999-02-23 | 1999-02-23 | 半導体装置の製造方法 |
US09/511,800 US6696347B1 (en) | 1999-02-23 | 2000-02-23 | Production process for semiconductor device |
US10/748,327 US7009294B2 (en) | 1999-02-23 | 2003-12-31 | Production process for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04521499A JP3798569B2 (ja) | 1999-02-23 | 1999-02-23 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000243773A JP2000243773A (ja) | 2000-09-08 |
JP2000243773A5 true JP2000243773A5 (ja) | 2005-08-25 |
JP3798569B2 JP3798569B2 (ja) | 2006-07-19 |
Family
ID=12713029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04521499A Expired - Fee Related JP3798569B2 (ja) | 1999-02-23 | 1999-02-23 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6696347B1 (ja) |
JP (1) | JP3798569B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005229041A (ja) * | 2004-02-16 | 2005-08-25 | Alps Electric Co Ltd | 高周波配線構造および高周波配線構造の製造方法 |
EP1737600B1 (en) * | 2004-03-31 | 2008-08-27 | Applied Materials, Inc. | Method and apparatus for transferring conductive pieces during semiconductor device fabrication |
US7259581B2 (en) * | 2005-02-14 | 2007-08-21 | Micron Technology, Inc. | Method for testing semiconductor components |
KR100695518B1 (ko) * | 2005-11-08 | 2007-03-14 | 삼성전자주식회사 | 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서 |
DE102006025960B4 (de) * | 2006-06-02 | 2011-04-07 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleitereinrichtung |
US20080029686A1 (en) * | 2006-08-04 | 2008-02-07 | International Business Machines Corporation | Precision fabricated silicon mold |
US8361840B2 (en) * | 2008-09-24 | 2013-01-29 | Eastman Kodak Company | Thermal barrier layer for integrated circuit manufacture |
WO2020144960A1 (ja) * | 2019-01-10 | 2020-07-16 | パナソニックIpマネジメント株式会社 | メッキ用パターン版及び配線基板の製造方法 |
US20220061164A1 (en) * | 2019-01-10 | 2022-02-24 | Panasonic Intellectual Property Management Co., Ltd. | Pattern plate for plating and wiring board manufacturing method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
JPS636850A (ja) * | 1986-06-26 | 1988-01-12 | Toshiba Corp | 電子部品の製造方法 |
US5354695A (en) * | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
JP2730357B2 (ja) * | 1991-11-18 | 1998-03-25 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
US5492863A (en) * | 1994-10-19 | 1996-02-20 | Motorola, Inc. | Method for forming conductive bumps on a semiconductor device |
US5646068A (en) * | 1995-02-03 | 1997-07-08 | Texas Instruments Incorporated | Solder bump transfer for microelectronics packaging and assembly |
US5607099A (en) * | 1995-04-24 | 1997-03-04 | Delco Electronics Corporation | Solder bump transfer device for flip chip integrated circuit devices |
US6008071A (en) * | 1995-09-20 | 1999-12-28 | Fujitsu Limited | Method of forming solder bumps onto an integrated circuit device |
US5808360A (en) * | 1996-05-15 | 1998-09-15 | Micron Technology, Inc. | Microbump interconnect for bore semiconductor dice |
US6117759A (en) * | 1997-01-03 | 2000-09-12 | Motorola Inc. | Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package |
US5984164A (en) * | 1997-10-31 | 1999-11-16 | Micron Technology, Inc. | Method of using an electrically conductive elevation shaping tool |
JPH11297735A (ja) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | バンプの製造方法及び半導体装置 |
US6409073B1 (en) * | 1998-07-15 | 2002-06-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for transfering solder to a device and/or testing the device |
-
1999
- 1999-02-23 JP JP04521499A patent/JP3798569B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-23 US US09/511,800 patent/US6696347B1/en not_active Expired - Fee Related
-
2003
- 2003-12-31 US US10/748,327 patent/US7009294B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW444288B (en) | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device | |
US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
TWI313050B (en) | Semiconductor chip package manufacturing method and structure thereof | |
US5707894A (en) | Bonding pad structure and method thereof | |
JP2007502530A5 (ja) | ||
EP1333490A3 (en) | Ball grid array package with patterned stiffener layer | |
JP2008532292A5 (ja) | ||
JP2005520342A5 (ja) | ||
JP2000208698A5 (ja) | ||
EP1359618A3 (en) | Semiconductor device | |
WO2003079434A3 (en) | Semiconductor device having a wire bond pad and method therefor | |
TW201212189A (en) | Chip scale package structure and fabrication method thereof | |
CN105870089A (zh) | 可靠的互连 | |
TW201123366A (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
KR100825793B1 (ko) | 배선을 구비하는 배선 필름, 상기 배선 필름을 구비하는반도체 패키지 및 상기 반도체 패키지의 제조방법 | |
JP2004501504A5 (ja) | ||
JP2000243773A5 (ja) | ||
TW201138043A (en) | Circuit board structure, packaging structure and method for making the same | |
EP1030356A3 (en) | Process of fabricating semiconductor device | |
JP4185688B2 (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
JP2003086620A5 (ja) | ||
JP2005311215A5 (ja) | ||
KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
JP2005260079A5 (ja) | ||
JP5273920B2 (ja) | 半導体装置 |