KR100695518B1 - 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서 - Google Patents

범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서 Download PDF

Info

Publication number
KR100695518B1
KR100695518B1 KR1020050106596A KR20050106596A KR100695518B1 KR 100695518 B1 KR100695518 B1 KR 100695518B1 KR 1020050106596 A KR1020050106596 A KR 1020050106596A KR 20050106596 A KR20050106596 A KR 20050106596A KR 100695518 B1 KR100695518 B1 KR 100695518B1
Authority
KR
South Korea
Prior art keywords
forming
conductive pad
bump
semiconductor substrate
layer
Prior art date
Application number
KR1020050106596A
Other languages
English (en)
Inventor
홍종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050106596A priority Critical patent/KR100695518B1/ko
Priority to JP2006301914A priority patent/JP2007134713A/ja
Priority to US11/557,753 priority patent/US20070105360A1/en
Priority to TW095141273A priority patent/TW200746326A/zh
Application granted granted Critical
Publication of KR100695518B1 publication Critical patent/KR100695518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 의해 형성된 반도체 칩 및 이미지 센서를 제공한다. 이 범프를 형성하는 방법에 따르면, 도전패드를 시드막으로 이용하여 범프를 도금 공정으로 형성한다. 이로써, 상기 도전패드를 시드막으로 이용하므로 추가적인 알루미늄 패드나 시드막의 형성이 필요하지 않아 공정을 단순화할 수 있다. 또한 도전패드와 범프를 동일한 물질로 형성하므로 단일 물질 사용에 따라 공정을 단순화할 수 있다.
이미지 센서, 범프

Description

범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 의해 형성된 반도체 칩 및 이미지 센서{Method of forming bump, method of forming image sensor using the method, semiconductor chip and the sensor so formed}
도 1 내지 4는 본 발명의 바람직한 실시예에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 공정 단면도들이다.
본 발명은 반도체 장치의 형성 방법에 관한 것으로, 더욱 상세하게는 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법 및 이에 의해 형성된 반도체 칩 및 이미지 센서에 관한 것이다.
전자 장치의 경박단소의 추세에 맞추어 전자 장치 내부에 실장되는 패키지의 크기도 경박 단소가 추구되고 있다. 이를 위한 한 방편으로 범프를 이용하여 반도체 칩과 회로 기판을 연결하여 실장면적을 최소화하는 패키지 방법이 연구되고 있다. 범프를 이용하는 패키지 방법은 범프의 짧은 전기적 접속 길이로 인하여 인덕턴스와 커패시턴스 및 신호 지연이 매우 작으며, 다핀의 입출력이 가능하고, 열적인 특성을 향상시킬 수 있다는 장점을 가진다. 특히, 범프를 이미지 센서에 적용할 경우, 범프의 짧은 길이에 의해 늘어나는 면적만큼 수광부의 면적을 늘릴 수 있다는 장점이 있다.
한편, 범프를 주로 전기저항이 작은 금으로 형성하는 것이 선호된다. 그러나 금은 단가가 매우 비싸다. 따라서 금에 비해 전기 저항은 다소 크지만 상대적으로 매우 저렴한 구리로 범프를 형성하는 것이 요구된다. 비록 범프 뿐만 아니라 반도체 장치 내에서 배선을 동일한 이유로 구리로 형성하는 것이 요구된다. 그러나 구리는 확산이 잘되어 반도체 제조 설비 라인들을 쉽게 오염시키어 매우 큰 주의가 요구된다.
또한 구리나 금으로 패턴을 형성할 때, 식각이 어려워 다마신 공정을 이용한다. 예를 들어, 구리로 최상층에 위치하는 도전 패드를 형성할 경우, 다마신 공정에 의해 도전 패드의 상부면은 이웃하는 층간절연막의 상부면과 동일한 높이를 가진다. 따라서 구리로 이루어진 도전 패드는 층간절연막 내에 위치한다. 따라서, 후속으로 범프를 형성할 경우, 범프가 상기 도전 패드와 접하기 어렵다. 이를 해결하기 위하여, 상기 구리 도전 패드가 형성된 웨이퍼 상에 알루미늄막을 증착하고 패터닝하여 상기 층간절연막의 상부면 보다 돌출된 상부면을 가지는 알루미늄 패드를 형성한다.
한편, 상기 알루미늄 패드 상에 범프를 금이나 구리로 도금 방법을 이용하여 형성할 경우, 상기 알루미늄이 상기 금이나 구리와 다른 종류의 물질이므로 금이나 구리로 이루어지는 별도의 시드막을 형성하는 것이 필요하다. 이로써 전체 공정이 복잡해진다.
따라서, 본 발명의 기술적 과제는 공정을 단순화시킬 수 있으면서 비용을 줄일 수 있는 범프의 형성 방법 및 이에 의해 형성된 범프를 포함하는 반도체 칩을 제공하는데 있다.
본 발명의 다른 기술적 과제는 패키지 면적을 줄일 수 있으면서 공정을 단순화시키고 비용을 줄일 수 있는 이미지 센서의 제조 방법 및 이에 의해 형성된 이미지 센서를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 범프의 형성 방법은 도전패드를 시드막으로 이용하여 범프를 도금 공정으로 형성하는 것을 특징으로 한다. 상기 도전패드를 시드막으로 이용하므로 추가적인 알루미늄 패드나 시드막의 형성이 필요하지 않아 공정을 단순화할 수 있다. 또한 범프를 도금 공정으로 형성하므로 범프의 형태를 한정하기 위한 별도의 마스크 패턴을 필요로 하지 않는다. 이로써 마스크 패턴의 형성을 위한 포토리소그라피 공정과 식각 공정을 필요로 하지 않아 공정을 단순화할 수 있다. 또한 상기 도전패드와 범프를 구리로 형성하면, 공정 비용을 절약할 수 있다.
좀 더 구체적으로, 본 발명에 따른 범프의 형성 방법은 반도체 기판 상에 도전 패드를 형성하는 단계; 상기 도전 패드를 덮는 패시베이션막을 형성하는 단계; 상기 패시베이션막을 패터닝하여 상기 도전패드를 노출시키는 개구부를 형성하는 단계; 및 상기 도전패드와 접하는 범프를 형성하는 단계를 구비하되, 상기 범프를 형성하는 단계는 상기 도전 패드를 시드막(seed layer)으로 이용하는 도금(Plating) 공정을 이용하여 진행된다.
상기 도전패드와 상기 범프는 동일한 금속으로 형성될 수 있으며 이때 상기 동일한 금속은 구리 또는 금일 수 있다.
상기 도금 공정은 전기 도금 또는 무전해 도금일 수 있다.
상기 방법으로 형성된 범프를 포함하는 반도체 칩은 반도체 기판과 전기적으로 연결되는 도전패드; 상기 도전패드를 노출시키는 개구부를 구비하는 패시베이션막; 및 상기 개구부를 통해 상기 도전패드와 직접 접하는 범프를 구비하되, 상기 도전패드와 상기 범프는 동일한 금속으로 이루어진다. 상기 금속은 금 또는 구리일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 이미지 센서의 형성 방법은 화소 영역과 주변회로 영역을 구비하는 반도체 기판을 준비하는 단계; 상기 화소 영역의 상기 반도체 기판에 광전변환부를 형성하는 단계; 상기 반도체 기판 상에 배선이 개재된 복수층의 층간절연막들을 형성하는 단계; 상기 주변회로 영역에서 상기 배선과 전기적으로 연결되는 도전 패드를 형성하는 단계; 패시베이션막(passivation layer)을 형성하는 단계; 상기 패시베이션막을 식각하여 상기 도전 패드를 노출시키는 개구부를 형성하는 단계; 및 상기 도전패드와 접하는 범프를 형성하는 단계를 구비하되, 상기 범프를 형성하는 단계는 상기 도전 패드를 시드막(seed layer)으로 이용하는 도금 공정을 이용하여 진행된다.
상기 방법은, 상기 개구부를 형성하기 전에, 상기 화소 영역에서 상기 광전 변환부와 중첩되는 칼라필터층을 형성하는 단계; 및 상기 칼라필터층 상에 마이크로렌즈를 형성하는 단계를 더 구비할 수 있다.
상기 방법으로 형성된 본 발명에 따른 이미지 센서는 화소 영역과 주변회로 영역을 구비하는 반도체 기판; 상기 화소 영역의 상기 반도체 기판에 형성된 광전 변환부; 상기 반도체 기판을 덮는 층간절연막; 상기 층간절연막 내에 개재된 배선; 상기 주변회로 영역에서 상기 배선과 전기적으로 연결되는 도전패드; 상기 도전패드를 노출시키는 개구부를 포함하는 패시베이션막; 상기 개구부를 통해 상기 도전패드와 직접 접하는 범프를 구비하되, 상기 도전패드와 상기 범프는 동일한 금속으로 이루어진다.
상기 이미지 센서는 상기 화소 영역에서 상기 패시베이션막 상에 위치하며 상기 광전변환부와 중첩되는 칼라필터막; 및 상기 칼라필터막 상에 위치하는 마이크로 렌즈를 더 구비할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 예를 들면, 본 실시예에 소개된 방법은 씨모스(CMOS, Complementary Metal-Oxide-Silicon) 또는 씨씨디(CCD, Charge Coupled Device) 형 이미지 센서를 비롯하여 여러 반도체 장치를 제조하는 방법에 적용될 수 있다. 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 4는 본 발명의 바람직한 실시예에 따른 이미지 센서의 제조 방법을 순차적으로 나타내는 공정 단면도들이다.
도 1을 참조하면, 화소 영역(CE)과 주변회로 영역(PE)을 구비하는 반도체 기판(1)에 소자분리막(3)을 형성하여 활성 영역을 정의한다. 상기 활성 영역에 이온주입 공정을 진행하여 포토다이오드와 같은 광전변환부(5)를 형성한다. 상기 광전 변환부는 후속의 소자 동작시, 빛이 입사되면 전자-정공 쌍이 발생되는 영역이다. 상기 반도체 기판(1) 상에 트랜지스터들(7)을 형성한다. 도 1에서 도시되지는 않았지만, 상기 화소 영역(CE)에 트랜지스터들이 형성되어 후속의 소자 동작시, 상기 광전변환부(5)에서 발생된 전하를 감지하고 신호를 전송한다. 상기 반도체 기판(1)의 전면 상에 보호막(8)을 형성한다. 상기 보호막(8)은 상기 광전변환부(5)를 후속 공정에서 보호하기 위하여 형성한다. 상기 반도체 기판(1) 상에 배선층(15)을 형성한다. 상기 배선층(15)은 상기 반도체 기판(1) 또는/그리고 상기 트랜지스터들(7)에 전기적 신호를 인가하기 위한 배선들이 형성되는 곳으로, 복수 층의 제 1 식각 저지막(9a)과 제 1 층간절연막(11a) 및 상기 제 1 층간절연막(11a)과 상기 제 1 식각저지막(9a)을 관통하는 배선(13a)들을 구비하도록 형성된다. 상기 배선들(13a)은 상기 반도체 기판(1) 또는 트랜지스터들(7)과 전기적으로 연결된다. 상기 배선 (13a)들은 구리, 알루미늄 및 텅스텐을 포함하는 그룹에서 선택되는 적어도 하나의 물질로 형성될 수 있다. 상기 화소 영역(CE)에서 상기 배선(13a)들은 상기 소자분리막(3)들과 중첩되도록 형성되어 상기 광전변환부(5)에 입사되는 빛의 경로를 방해하지 않도록 한다.
계속해서, 상기 배선층(15) 상에 패드층(17)을 형성한다. 상기 패드층(17)은 외부와의 전기적 연결을 위한 도전 패드가 형성되는 곳으로, 제 2 식각저지막(9b)과 제 2 층간절연막(11b) 및 상기 제 2 층간절연막(11b)과 상기 제 2 식각저지막(9b)을 관통하는 도전 패드(13b)를 구비하도록 형성된다. 상기 패드층(17)을 형성하는 방법은 다음과 같다. 먼저, 상기 배선층(15) 상에 제 2 식각저지막(9b)과 제 2 층간절연막(11b)을 차례로 형성한다. 그리고 상기 제 2 층간절연막(11b)과 상기 제 2 식각 저지막(9b)을 차례로 패터닝하여 상기 배선(13b)을 노출시키는 홀(미도시)을 형성한다. 도시하지는 않았지만, 시드막을 전면에 화학기상증착 방법 또는 원자박막증착 방법을 이용하여 형성하고, 전기도금 방법이나 무전해도금 방법을 이용하여 구리나 금 같은 도전막을 형성하여 상기 홀을 채운다. 그리고 상기 도전막에 대해 화학적 기계적 연마 공정을 이용하여 상기 홀 안에 도전 패드(13b)를 형성한다.
계속해서, 상기 식각저지막들(9a, 9b)은 예를 들면 실리콘질화막(Si3N4)으로 형성될 수 있다. 상기 층간절연막들(11a, 11b)은 예를 들면 실리콘산화막(SiO2), 또는 실리콘산화불화막(SiOF)으로 형성될 수 있다. 상기 패드층(17) 상에 패시베이션 막(21)을 형성한다. 상기 패시베이션막(21)은 실리콘질화막, 실리콘산화막 및 실리콘산화질화막을 포함하는 그룹에서 선택되는 적어도 하나를 이용하여, 예를 들면 실리콘질화막-실리콘산화막-실리콘질화막의 삼중막으로 형성될 수 있다. 상기 패시베인션층(21)은 외부로부터 습기 등을 막는 역할을 한다.
도 2를 참조하면, 상기 화소 영역(CE) 상에 상기 광전변환부(5)와 중첩되는 칼라필터층(37)을 형성한다. 상기 칼라필터층(37)은 자연광을 빛의 3원색으로 분해하는 RGB(Red-Green-Blue)형 칼라필터 또는 자연광을 CYGM(cyan, yellow, green, magenta)의 4색으로 분리하는 보색형 칼라필터일 수 있다. 상기 칼라필터층(37) 상에 마이크로 렌즈(39)를 형성한다. 상기 도전패드(13b)가 상기 패시베이션막(21)으로 덮이므로, 상기 칼라필터층(37)과 상기 마이크로 렌즈(39)를 형성하는 공정 동안 발생할 수 있는 상기 도전패드(13b)의 손상이 방지될 수 있다. 또한 상기 도전 패드(13b)가 구리로 형성될 경우, 상기 칼라필터층(37)과 상기 마이크로 렌즈(39)를 형성하는 공정 동안 구리가 확산되어 설비가 오염되는 것을 상기 패시베이션막(21)에 의해 방지할 수 있다.
도 3을 참조하면, 상기 칼라필터층(37)과 상기 마이크로렌즈(39)를 형성한 후에, 상기 주변회로 영역(PE)의 상기 도전 패드(13b)와 중첩되는 개구부(43)를 구비하는 마스크 패턴(41)을 형성한다. 상기 마스크 패턴(41)은 바람직하게는 상기 패시베이션막(11b), 상기 마이크로 렌즈(39) 및 상기 칼라필터층(37)에 대하여 식각 선택비를 가지는 물질로 형성된다. 상기 마스크 패턴(41)을 식각 마스크로 이용하여 상기 패시베이션막(21)을 패터닝하여 상기 주변회로 영역(PE)에서, 상기 도전 패드(13b)를 노출시킨다.
도 4를 참조하면, 상기 마스크 패턴(41)을 제거한다. 그리고, 상기 도전 패드(13b)을 시드막으로 이용하여 상기 도전 패드(13b)와 직접 접하는 범프(45)를 도금 공정으로 형성한다. 상기 도금 공정으로 전기 도금 또는 무전해 도금일 수 있다. 상기 도금 공정에서, 상기 범프(45)를 구성하는 도전막은 상기 도전 패드(13b)와 동일한 금속으로 형성된다. 즉, 상기 도전 패드(13b)가 금으로 형성될 경우, 상기 범프(45)도 금으로 형성된다. 또는 상기 도전 패드(13b)가 구리로 형성될 경우, 상기 범프(45)도 구리로 형성된다. 이 경우, 구리가 저렴하므로 비용을 절약할 수 있다.
계속해서, 상기 도금 공정에서, 상기 도전 패드(13b)를 시드막으로 이용하므로 별도의 시드막을 형성하지 않아도 되므로 공정을 단순화시킬 수 있다. 또한, 상기 도금 공정에서, 상기 범프(45)를 이루는 구리 또는 금은 상기 도전 패드(13b)를 중심으로 하여 주변으로 서서히 성장하여 결국에는 거의 직육면체 형태로 형성된다. 따라서 상기 범프(45)의 형태를 한정하기 위한 별도의 마스크 패턴을 필요로 하지 않는다. 이로써, 공정을 단순화할 수 있다.
한편, 반도체 소자가 매우 고집적화될 경우, 상기 범프(45)의 형태를 한정하기 위한 마스크 패턴의 형성을 필요로 할 수도 있다.
상기와 같이 이미지 센서를 형성한 후에, 상기 범프를 회로기판(미도시)에 접하도록 하고, 상기 범프를 통해 외부로부터 전압이 인가되도록 한다. 이로써 와이어링(Wiring)이 아닌 범프에 의해 이미지 센서 칩이 회로 기판과 연결되므로, 범 프의 짧은 길이로 인해 전체 패키지의 면적을 줄일 수 있는 동시에 늘어난 면적 만큼 수광부의 면적을 늘릴 수 있다.
한편, 본 발명의 다른 예에 따른 이미지 센서의 형성 방법은, 상기에 서술된 범프의 형성 방법을 이용함으로써, 배선, 도전 패드 및 범프 등, 전기적 연결 수단으로 사용되는 모든 도전성 물질들을 구리와 같은 하나의 단일 물질로 형성할 수 있다. 이와 같은 경우, 단일 물질 사용에 따라 장비의 호환성을 높이며, 공정 부담을 줄이는 등, 공정을 단순화시킬 수 있다. 예를 들면, 배선을 서로 다른 2종 물질로 형성할 경우, 이를 형성하기 위한 증착 장비, 식각 장비, 세정 장비 및 세정액등도 각각 2 종류씩 필요하게 된다. 그러나 단일 물질로 사용하게 되면, 장비들 및 세정액도 1종류씩만 필요하게 되므로, 공정을 단순화시킬 수 있는 것이다.
따라서, 본 발명에 의한 범프를 형성하는 방법 및 이를 이용하는 이미지 센서의 형성 방법에 따르면, 도전패드를 시드막으로 이용하여 범프를 도금 공정으로 형성한다. 이로써, 상기 도전패드를 시드막으로 이용하므로 추가적인 알루미늄 패드나 시드막의 형성이 필요하지 않아 공정을 단순화할 수 있다. 또한 도전패드와 범프를 동일한 물질로 형성하므로 단일 물질 사용에 따라 공정을 단순화할 수 있다. 범프를 도금 공정으로 형성하므로 범프의 형태를 한정하기 위한 별도의 마스크 패턴이 없어도 범프의 형성이 가능하다. 이로써 마스크 패턴의 형성을 위한 포토리소그라피 공정과 식각 공정을 생략할 수 있으므로, 공정을 단순화할 수 있다. 또한 상기 도전패드와 범프를 구리로 형성하면, 공정 비용을 절약할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 화소 영역과 주변회로 영역을 구비하는 반도체 기판을 준비하는 단계;
    상기 화소 영역의 상기 반도체 기판에 광전변환부를 형성하는 단계;
    상기 반도체 기판 상에 전기적으로 연결된 배선이 개재된 복수층의 층간절연막들을 형성하는 단계;
    상기 주변회로 영역에서 상기 배선과 전기적으로 연결되는 도전 패드를 형성하는 단계;
    패시베이션막(passivation layer)을 형성하는 단계;
    상기 패시베이션막을 식각하여 상기 도전 패드를 노출시키는 개구부를 형성하는 단계; 및
    상기 도전패드와 접하는 범프를 형성하는 단계를 구비하되,
    상기 범프를 형성하는 단계는 상기 도전 패드를 시드막(seed layer)으로 이용하는 도금 공정을 이용하여 진행되는 것을 특징으로 하는 이미지 센서의 형성 방법.
  6. 제 5 항에 있어서,
    상기 개구부를 형성하기 전에,
    상기 화소 영역에서 상기 광전변환부와 중첩되는 칼라필터층을 형성하는 단계; 및
    상기 칼라필터층 상에 마이크로렌즈를 형성하는 단계를 더 구비하는 것을 특징으로 하는 이미지 센서의 형성 방법.
  7. 제 5 항에 있어서,
    상기 도전패드와 상기 범프는 동일한 금속으로 형성되는 것을 특징으로 하는 이미지 센서의 형성 방법.
  8. 제 7 항에 있어서,
    상기 금속은 금 또는 구리인 것을 특징으로 하는 이미지 센서의 형성 방법.
  9. 제 5 항에 있어서,
    상기 도금 공정은 전기 도금 또는 무전해 도금인 것을 특징으로 하는 이미지 센서의 형성 방법.
  10. 삭제
  11. 삭제
  12. 화소 영역과 주변회로 영역을 구비하는 반도체 기판;
    상기 화소 영역의 상기 반도체 기판에 형성된 광전 변환부;
    상기 반도체 기판을 덮는 층간절연막;
    상기 층간절연막 내에 개재되며 상기 반도체 기판과 전기적으로 연결된 배선;
    상기 주변회로 영역에서 상기 배선과 전기적으로 연결되는 도전패드;
    상기 도전패드를 노출시키는 개구부를 포함하는 패시베이션막; 및
    상기 개구부를 통해 상기 도전패드와 직접 접하는 범프를 구비하되,
    상기 도전패드와 상기 범프는 동일한 금속으로 이루어지는 것을 특징으로 하는 이미지 센서.
  13. 제 12 항에 있어서,
    상기 금속은 금 또는 구리인 것을 특징으로 하는 이미지 센서.
  14. 제 12 항에 있어서,
    상기 화소 영역에서 상기 패시베이션막 상에 위치하며 상기 광전변환부와 중첩되는 칼라필터막; 및
    상기 칼라필터막 상에 위치하는 마이크로 렌즈를 더 구비하는 것을 특징으로 하는 이미지 센서.
KR1020050106596A 2005-11-08 2005-11-08 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서 KR100695518B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050106596A KR100695518B1 (ko) 2005-11-08 2005-11-08 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서
JP2006301914A JP2007134713A (ja) 2005-11-08 2006-11-07 バンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサ
US11/557,753 US20070105360A1 (en) 2005-11-08 2006-11-08 Method of Forming Bump, Method of Forming Image Sensor Using the Method, Semiconductor Chip and the Sensor so Formed
TW095141273A TW200746326A (en) 2005-11-08 2006-11-08 Method of forming bump, method of forming image sensor using the method, semiconductor chip and the sensor so formed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050106596A KR100695518B1 (ko) 2005-11-08 2005-11-08 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서

Publications (1)

Publication Number Publication Date
KR100695518B1 true KR100695518B1 (ko) 2007-03-14

Family

ID=38004320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106596A KR100695518B1 (ko) 2005-11-08 2005-11-08 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서

Country Status (4)

Country Link
US (1) US20070105360A1 (ko)
JP (1) JP2007134713A (ko)
KR (1) KR100695518B1 (ko)
TW (1) TW200746326A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672995B1 (ko) * 2005-02-02 2007-01-24 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798569B2 (ja) * 1999-02-23 2006-07-19 ローム株式会社 半導体装置の製造方法
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
KR100552664B1 (ko) * 2002-10-12 2006-02-20 삼성전자주식회사 측벽에 의해 한정되는 잉크 챔버를 가진 일체형 잉크젯프린트헤드 및 그 제조방법
TW584936B (en) * 2003-03-20 2004-04-21 Advanced Semiconductor Eng Wafer bumping process
KR100593162B1 (ko) * 2004-03-22 2006-06-26 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces

Also Published As

Publication number Publication date
TW200746326A (en) 2007-12-16
JP2007134713A (ja) 2007-05-31
US20070105360A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
KR100672995B1 (ko) 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서
US11991889B2 (en) Solid-state image pickup device and manufacturing method thereof
KR100687102B1 (ko) 이미지 센서 및 그 제조 방법.
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
KR101782224B1 (ko) 이미지 센서 칩 측벽 배선
US11296252B2 (en) Method and apparatus for CMOS sensor packaging
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
JP5357441B2 (ja) 固体撮像装置の製造方法
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
TWI572024B (zh) 半導體元件及其製造方法
CN103579266A (zh) Cis芯片及其形成方法
WO2009141952A1 (ja) 半導体装置及びその製造方法
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
KR100695518B1 (ko) 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
KR20090022325A (ko) 반도체 소자의 본딩 패드 및 그의 제조 방법
KR101024739B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
CN113937117A (zh) 图像感测装置
KR20110068679A (ko) 이미지 센서 및 그 제조방법
KR20110064721A (ko) 이미지 센서의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee