JP2004501504A5 - - Google Patents

Claims (6)

1. その上に形成された電子デバイスを有する半導体基板と、
   前記半導体基板上に存在し、前記電子デバイスと電気的に接続されたベースパッドと、
   前記ベースパッドと前記半導体基板との間のバリア層と、
   前記ベースパッド上に形成され、前記ベースパッドから延びているスタッドと、前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備えるフリップチップ構造。
2. その上に形成された電子デバイスを有する半導体基板と、
   前記半導体基板上に存在し、前記電子デバイスと電気的に接続されたベースパッドと、
   前記ベースパッドと前記半導体基板との間のバリア層と、
   半導体基板上に存在するパッシベーション層と、前記パッシベーション層は前記ベースパッド上に開口部を画定する端部を有していることと、前記パッシベーション層と前記端部とは弾性層で被覆されていることと、
   前記開口部内の前記ベースパッド上に形成され、前記パッド基部から延びているスタッドと、前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備えるフリップチップ構造。
3. 相互接続構造を形成するための方法において、
   ベースパッドを形成する工程と、
   前記相互接続構造上にパッシベーション層を形成する工程と、前記パッシベーション層はベースパッドの開口部を画定する端部を有していることと、
   前記ベースパッドから前記開口部を介して延びるスタッドを、前記ベースパッド上に直接形成する工程と、
   前記スタッドと前記ベースパッドとは連続するように形成され、かつ実質的に同一の導電性基材からなることとを備える方法。
4. 請求項３に記載の方法において、前記スタッドを形成する工程が、
   （ａ）前記ベースパッドと実質的に同一の導電性基材のシード層を前記相互接続構造上にスパッタすることと、前記シード層は、前記ベースパッド上に前記開口部を介してスパッタされることと、
   （ｂ）前記ベースパッドと実質的に同一の導電性基材を使用して、電気メッキによりスタッドを前記ベースパッドから延長させることと、
   （ｃ）前記スタッドの周縁の外側にある、前記相互接続構造上の前記シード層を除去することとをさらに備える方法。
5. 相互接続構造を形成するための方法において、
   ベースパッドを形成する工程と、
   前記相互接続構造上にパッシベーション層を形成する工程と、前記パッシベーション層は前記ベースパッド上に第一の開口部を画定する端部を有していることと、
   前記パッシベーション層と、前記パッシベーション層の前記端部とを弾性層で被覆する工程と、
   前記ベースパッドと実質的に同一の導電性基材のシード層を前記相互接続構造上にスパッタする工程と、前記シード層は、前記ベースパッド上に前記第一開口部を介してスパッタされることと、
   前記相互接続構造上にフォトレジスト部分を形成する工程と、前記フォトレジスト部分は、前記ベースパッド上に第二開口部を提供することと、
   前記ベースパッドと実質的に同一の導電性基材を使用して、電気メッキにより、前記ベースパッドから前記第一開口部内及び前記第二開口部を介してスタッドを延長させる工程と、前記スタッドと前記ベースパッドとは連続するように形成されることと、
   前記フォトレジスト部分を除去する工程と、
   前記スタッドの周縁の外側の、前記相互接続構造上の前記シード層を除去する工程とをさらに備える方法。
6. スタッド上に形成された、次工程のリフロー実装のために露出されているはんだ構造から更になる請求項２に記載のフリップチップ構造。