JP2003155591A - 板状体の製造方法およびそれを用いた回路装置の製造方法 - Google Patents

板状体の製造方法およびそれを用いた回路装置の製造方法

Info

Publication number
JP2003155591A
JP2003155591A JP2001350512A JP2001350512A JP2003155591A JP 2003155591 A JP2003155591 A JP 2003155591A JP 2001350512 A JP2001350512 A JP 2001350512A JP 2001350512 A JP2001350512 A JP 2001350512A JP 2003155591 A JP2003155591 A JP 2003155591A
Authority
JP
Japan
Prior art keywords
manufacturing
plate
plating
clamper
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001350512A
Other languages
English (en)
Other versions
JP4007798B2 (ja
Inventor
Yuusuke Igarashi
優助 五十嵐
Noriaki Sakamoto
則明 坂本
Takeshi Nakamura
岳史 中村
Yoshiyuki Kobayashi
義幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001350512A priority Critical patent/JP4007798B2/ja
Priority to TW092109027A priority patent/TW593788B/zh
Publication of JP2003155591A publication Critical patent/JP2003155591A/ja
Priority to US10/617,339 priority patent/US6889428B2/en
Application granted granted Critical
Publication of JP4007798B2 publication Critical patent/JP4007798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/026—Electroplating of selected surface areas using locally applied jets of electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

(57)【要約】 【課題】 導電箔６０に精度良くメッキ膜を形成し、メ
ッキ膜を形成する工程を簡略化する。 【解決手段】 導電箔６０の表面に熱硬化性樹脂より成
る樹脂膜４５を形成する。ボンディングパットおよびダ
イパットとなる部分の樹脂膜４５をレーザーエッチング
により除去する。クランパ４０を用いてブロック６２の
外周部を押圧することにより、ブロック６２上部に密閉
された空間を形成する。クランパ４０に設けられた注入
手段４２および排出手段４３を用いてクランパ４０内部
をメッキ液４１で満たす。続いて、電気メッキ法により
Ａｇメッキ膜４７を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は板状体の製造方法お
よびそれを用いた回路装置の製造方法に関し、特に導電
箔上に均一な膜圧のメッキ膜を形成することを可能とす
る板状体の製造方法およびそれを用いた回路装置の製造
方法に関するものである。
【０００２】
【従来の技術】導電部材の表面をメッキ層で被覆したリ
ード材は、導電部材が備えている優れた導電性と機械的
強度を有する。なおかつ、そのリード材はメッキの材料
が備えている耐食性と良好な半田付け性をも有する高性
能の導体である。そのため、それらは、各種の端子、コ
ネクタ、リードのような電気・電子機器分野や電力ケー
ブルの分野などで多用されている。
【０００３】また、導電部材に半導体素子を実装する場
合やワイヤボンディングを行う場合は、導電部材の表面
に溶融メッキや電気メッキを行うことにより、導電部材
の半田付け性を向上させることができる。ここで、メッ
キ膜としてはＡｕ膜またはＡｇ膜等が採用される。
【０００４】図１５を参照して、ボンディングパッドお
よびダイパッドにＡｇメッキを使用した半導体装置につ
いて説明する。
【０００５】この半導体装置は、先端部分にＡｇメッキ
８が施されたリード３と、アイランド２の部分にＡｇメ
ッキ８が施されたアイランドリード４と、アイランド２
に銀・シリコン共晶により実装された半導体素子１と、
半導体素子１の電極とリード３との電気的接続を行う金
属細線５と、全体を封止する絶縁性樹脂６とから形成さ
れている。このように、銀・シリコン共晶により半導体
素子１をアイランド２に実装することにより、半導体素
子１の放熱性を向上させることができる。
【０００６】次に、図１６を参照して、この半導体装置
の製造工程の１つであるＡｇメッキ膜の形成を行う工程
の説明を行う。
【０００７】図１６（Ａ）を参照して、アイランド４を
有するアイランドリード４およびリード３は、１つの枠
体としてリードフレーム７の状態で供給される。このリ
ードフレーム７はＣｕ等の導電性の材料から形成され、
リードフレーム７には多数のアイランドリード４および
リード３が形成される。
【０００８】図１６（Ｂ）を参照して、リードフレーム
の１部をクランパ９で覆う。ここで、リードフレームの
１部とは、少なくともアイランド４のダイパッドとなる
部分とリード３のボンディングパットとなる部分であ
る。
【０００９】クランパ９の説明を行う。クランパ９は、
リードフレーム７を表面からカバーする部分と、裏から
カバーする部分とを有する（図示せず）。更に、クラン
パ９は中空構造となっているので、内部には密閉された
空間が形成される。従って、上記のようにリードフレー
ム７の１部分を挟み込むことによって、Ａｇメッキ８を
形成する部分のみがこの空間に露出する。ここで、図１
６（Ｂ）に於いて符号９が示すハッチングの部分は、上
下クランパが噛み合う部分を示し、ハッチングで囲まれ
た部分が露出する領域である。
【００１０】そして、この空間にＡｇメッキ液を流し込
み、電気メッキ法によりＡｇメッキを形成することがで
きる。
【００１１】上記の説明ではＡｇメッキを行う方法を説
明したが、Ａｕメッキを使用する場合もある。メッキの
材料として金を用いる場合、コストの面が考慮されて、
Ｎｉのメッキ膜を形成した後にＡｕメッキが形成され
る。このように、Ｎｉのメッキ膜を下地とすることによ
り、リードフレーム７の材料であるＣｕがＡｕメッキ膜
に拡散するのを防止することができる。従って、Ａｕメ
ッキ膜のボンダビリティの低下を防止することができ
る。
【００１２】メッキ膜を形成するもう１つの方法を説明
する。電着レジストを使用することにより、パッドとな
る部分のみのリードの表面が露出されるように、選択的
にメッキレジストを形成する。そして、この場合は浸漬
メッキによりメッキ膜の形成が行われる。この方法によ
り、パッドとなる部分のみにメッキ膜を形成することが
できる。そして、メッキレジストは、後の工程で除去さ
れる。
【００１３】メッキ膜が形成された後は、ダイボンド、
ワイヤボンディング、樹脂封止の工程を経て図１５に示
すような半導体装置が完成する。
【００１４】
【発明が解決しようとする課題】しかしながら図１５に
示しように、リード３およびアイランド２には、裏面お
よび側面にもメッキ膜が形成されてしまう。このメッキ
膜と封止樹脂との接着力は弱いので、半導体装置の機械
的強度が落ちてしまう問題があった。
【００１５】更に、浸漬メッキによりメッキ膜を形成す
る場合、リードフレームに設けた電極から遠い方のメッ
キ膜が、電極に近い方のメッキ膜よりも厚く形成されて
しまう問題があった。
【００１６】更に、金メッキを行う場合、下地としてＮ
ｉメッキ膜を形成してから、その上部に金メッキ膜が形
成される。従って、工程が複雑に成ってしまう問題があ
った。
【００１７】更に、電着レジストを使用して選択的にメ
ッキ膜を形成すると、メッキ膜の位置精度が悪い問題が
あった。
【００１８】更にまた、電着レジストの材料は強アルカ
リのメッキ液を使用した場合、剥がれてしまう。従っ
て、強アルカリのメッキ液を使用するＡｇメッキが行え
ない問題があった。
【００１９】
【課題を解決するための手段】本発明の板状体の製造方
法は、前述した課題に鑑みて成され、第１に、マスクが
設けられた導電箔の前記マスクの露出部から露出した前
記導電箔の表面に、メッキ膜を形成する板状体の製造方
法であり、少なくとも前記導電箔の表面が露出する部分
が覆われるようにクランパで覆い、前記クランパ内部に
メッキ液を注入し、前記マスクから露出する前記導電箔
の表面に前記メッキ膜を形成することをで解決するもの
である。
【００２０】第２に、前記マスクは、絶縁樹脂より形成
される樹脂膜であることで解決するものである。
【００２１】第３に、前記樹脂膜は、熱硬化性樹脂であ
ることで解決するものである。
【００２２】第４に、前記樹脂膜は、プリプレグシート
を加熱及び加圧することにより形成されることで解決す
るものである。
【００２３】第５に、前記樹脂膜は、熱硬化生樹脂をス
クリーン印刷で付着することにより形成されることで解
決するものである。
【００２４】第６に、前記マスクは、金属により形成さ
れることで解決するものである。
【００２５】第７に、前記露出部は、ダイパットまたは
ボンディングパットとなる部分であることで解決するも
のである。
【００２６】第８に、前記メッキ膜は、電気メッキ法に
より形成されることで解決するものである。
【００２７】第９に、前記メッキ膜は、Ａｇ、Ｐｄまた
はＡｕを主材料とすることで解決するものである。
【００２８】第１０に、前記絶縁性シートと、前記クラ
ンパで１つの密閉された空間を形成することで解決する
ものである。
【００２９】第１１に、前記絶縁性シートには、回路装
置を形成する複数の搭載部から形成されるブロックが複
数個設けられることで解決するものである。
【００３０】第１２に、前記クランパは前記絶縁性シー
トの複数の前記ブロックの外周部を同時に押圧すること
で解決するものである。
【００３１】第１３に、前記クランパにより、複数個の
ブロックが有する前記導電箔の露出部に同時にメッキ膜
を形成することで解決するものである。
【００３２】第１４に、前記クランパは注入手段と排出
手段を有し、前記注入手段により前記メッキ液を前記ク
ランパ内部に注入し、前記排出手段により前記メッキ液
を前記クランパの外部へ排出することで解決するもので
ある。
【００３３】第１５に、前記マスクの露出部は、前記マ
スクを選択的にレーザーエッチングすることにより形成
されることで解決するものである。
【００３４】第１６に、本発明の板状体の製造方法は、
連続した１枚の導電箔にメッキ膜を形成する板状態の製
造方法であり、前記導電箔の片面を前記クランパで押圧
することにより、前記導電箔上に空間を形成し、前記空
間内部にメッキ液を注入することにより前記メッキ膜を
形成することで解決するものである。
【００３５】第１７に、本発明の回路装置の製造方法
は、ハーフエッチングされて所定のパターンが形成さ
れ、前記パターンを構成するメッキ形成部が露出する様
にマスクが形成された導電箔または板状体を用意し、前
記導電箔または板状体のパターン上に空間が形成される
ようにクランパを配置し、前記クランパ内に形成される
前記空間にメッキ液を注入し、前記メッキ形成部にメッ
キ膜を形成し、このメッキ膜上に半導体チップを固着ま
たは／および電気的接続手段を固着することで解決する
ものである。
【００３６】第１８に、前記クランパには、メッキ液の
注入手段および排出手段が設けられ、前記空間にあるメ
ッキ液は流動されることで解決するものである。
【００３７】第１９に、前記マスクは、メッキ液に対し
て耐蝕性のある金属または樹脂であることで解決するも
のである。
【００３８】第２０に、本発明の回路装置の製造方法
は、半導体素子の電気的接触部位を囲む様にマスクが形
成された導電箔または金属箔を用意し、前記電気的接続
部位上に空間が形成される様にクランパで保持し、前記
電気的接続部位にメッキ膜を形成する事で解決するもの
である。
【００３９】第２１に、前記導電箔または前記金属箔
は、前記電気的接続部位を構成するパターンがハーフエ
ッチングにより凸状に形成されることで解決するもので
ある。
【００４０】上記したように、クランパを用いてメッキ
膜を形成することにより、メッキ膜の厚さを均一にする
ことができる。また、メッキ膜を形成する際に絶縁性樹
脂からなる樹脂膜をマスクとして用いることができる。
更に、樹脂膜をレーザーエッチングすることにより露出
部を形成し、この露出部にメッキ膜を形成することによ
り、メッキ膜の位置および大きさの精度を向上させるこ
とができる。
【００４１】
【発明の実施の形態】板状体の構造を説明する第１の実
施の形態 本発明にかかる板状体４８について図１を参照して説明
する。図１（Ａ）は板状体４８の平面図であり、図１
（Ｂ）は板状体４８が有する複数のブロック６２の１つ
を拡大した平面図であり、図１（Ｃ）はブロック６２が
有する複数の搭載部６５の１つの断面図である。ここ
で、搭載部６５とは１つの回路装置を形成する部分のこ
とである。なお、本発明にかかる板状体４８は、主に回
路装置の導電パターンを形成する部分を有する。
【００４２】図１（Ａ）を参照して、短冊状の板状体４
８には、多数の搭載部６５が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。
【００４３】図１（Ｂ）を参照して、１つのブロック６
２について説明する。ブロック６２内には複数の搭載部
６５が設けられる。ここでは、ブロック６２内部に５行
１０列のマトリックス状に５０個の搭載部が形成されて
いるが、この搭載部の数は任意である。更に、搭載部６
５は分離溝６１で部分的に分離された数個の導電パター
ン５１から形成される。
【００４４】図１（Ｃ）を参照して、板状体４８は導電
箔６０と、導電箔上に設けられた樹脂膜４５と、樹脂膜
４５から露出している導電箔６０上に設けられたＡｇメ
ッキ膜４７とから形成される。導電箔６０には分離溝６
１が形成されており、回路装置を製造する工程におい
て、導電箔６０を裏面から除去することにより個々の導
電パターン５１として電気的に分断される。
【００４５】本発明に斯かる板状体４８の特徴は、導電
箔６０の表面に設けられた樹脂膜４５およびＡｇメッキ
４７にある。
【００４６】この特徴を具体的に説明する。樹脂膜４５
は導電箔６０の表面全域に渡って設けられており、Ａｇ
メッキ膜４７が形成される部分の導電箔６０を露出させ
ている。従って、この樹脂膜４５は回路装置を構成する
必要要素でありながら、従来例におけるメッキレジスト
の如き働きを有する。しかも、導電箔６０が露出する部
分はレーザエッチングにより樹脂膜４５が除去される。
従って、導電箔６０が露出する部分の大きさおよび位置
の精度は極めて高い。更に、樹脂膜４５は熱硬化性樹脂
で形成される。熱硬化性樹脂は強アルカリにも耐えうる
材料なので、強アルカリ性のメッキ液を使用するＡｇメ
ッキを形成することができる。
【００４７】上記説明では、Ａｇメッキ膜４７を形成す
るためのマスクとして、熱硬化性樹脂よりなる樹脂膜４
５を用いた。ここで、マスクの材料としては樹脂性のも
のだけに限られず、金属製のマスクを使用することもで
きる。
【００４８】また、従来に於いてはＮｉのメッキ膜を下
地としてＡｕメッキ膜を形成していたが、本発明の板状
体ではＡｇメッキ膜４７にも対応可能となる。このこと
により、メッキ膜を１層にすることができる。 板状体を採用した回路装置の構造を説明する第２の実施
の形態 本発明の回路装置５３について、図２を参照しながら説
明する。図２（Ａ）は回路装置５３の断面図であり、図
２（Ｂ）はその上面図である。
【００４９】図２（Ａ）を参照して、本発明に係る回路
装置５３は、導電パターン５１と、導電パターン５１上
に形成された樹脂膜４５と、樹脂膜４５から露出する導
電パターン５１の表面に形成されたＡｇメッキ膜４７
と、Ａｇメッキ膜４７の上部に実装された半導体素子５
２Ａおよびチップ部品５２Ｂと、半導体素子５２Ａの取
り出し電極と導電パターン５１Ｂ上部のＡｇメッキ膜４
７との電気的接続を行う金属細線５５Ａと、上記要素を
被覆し且つ全体を支持する絶縁性樹脂５０とから構成さ
れている。
【００５０】上記した回路装置５３を構成する各要素の
説明を行う。
【００５１】導電パターン５１としては、Ｃｕを主材料
とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ
−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、他の導電材料でも可能であり、特にエッ
チングできる導電材、レーザで蒸発する導電材が好まし
い。導電パターン５１は、回路装置５３を製造する工程
の途中までは板状体として保持されている。そして、板
状体の裏面の導電箔を除去することにより、分離溝６１
で電気的に分離されて導電パターン５１となる。
【００５２】回路素子５２としては、半導体ベアチッ
プ、チップ抵抗、チップコンデンサ等が導電パターン５
１に固着される。回路素子５２の接続手段としては、金
属接続板、バンプ、ロウ材から成る導電ボール、半田等
のロウ材、Ａｇペースト等の導電ペーストまたは金属細
線を用いたワイヤボンディングがある。これら接続手段
は、回路素子５２の種類、回路素子５２の実装形態で選
択される。ここでは、半導体素子５２Ａがフェイスアッ
プで固着され、金属細線５５Ａを介して導電パターン５
１Ｂとの電気的接続が行われている。そして、チップ部
品５２Ｂが導電パターン５１Ｂおよび５１Ｃに固着され
ている。なお、チップ部品５２Ｂの固着は、ろう材また
はＡｇペーストを用いて行われる。
【００５３】絶縁性樹脂５０としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。また
絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗
布をして被覆できる樹脂であれば、全ての樹脂が採用で
きる。本発明に於いて、絶縁性樹脂５０は半導体素子等
を封止すると同時に、回路装置全体を支持する働きも有
する。
【００５４】Ａｇメッキ４７および樹脂膜４５について
は、板状体を説明する第１の実施の形態で説明したの
で、ここではこれらの説明は割愛する。 板状体および回路装置の製造方法を説明する第３の実施
の形態 次に、図３〜図１４を参照して、板状体および回路装置
５３の製造方法を説明する。
【００５５】図３に、回路装置を製造するフローを示
す。Ｃｕ箔、ハーフエッチングのフローで導電パターン
が形成される。露出部形成、Ａｇメッキのフローで板状
体の形成が行われる。ダイボンドのフローでは各搭載部
への半導体素子およびチップ部品の固着が行われる。ワ
イヤーボンディングのフローでは半導体素子と導電箔パ
ターンとの電気的接続が行われる。トランスファーモー
ルドのフローでは絶縁性樹脂による共通モールドが行わ
れる。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露出す
るまで板状体の裏面全域のエッチングが行われる。測定
のフローでは各搭載部に組み込まれた半導体素子の良品
判別や特性ランク分けが行われる。ダイシングのフロー
では絶縁性樹脂からダイシングで個別の回路装置への分
離が行われる。
【００５６】以下に、本発明の回路装置を製造する各工
程を図４〜図１４を参照して説明する。
【００５７】本発明の第１の工程は、図４から図６に示
すように、導電箔６０を用意し、搭載部を多数個形成す
る導電パターン５１を除く領域の導電箔６０に導電箔６
０の厚みよりも浅い分離溝を形成して導電パターン５１
を形成することにある。
【００５８】本工程では、まず図４（Ａ）の如く、シー
ト状の導電箔６０を用意する。この導電箔６０は、ロウ
材の付着性、ボンディング性、メッキ性が考慮されてそ
の材料が選択され、材料としては、Ｃｕを主材料とした
導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等
の合金から成る導電箔等が採用される。
【００５９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましい。しかし、後
述するように、導電箔６０の厚みよりも浅い分離溝６１
が形成できる厚さであれば良い。
【００６０】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００６１】具体的には、図４（Ｂ）に示す如く、短冊
状の導電箔６０に多数の搭載部が形成されるブロック６
２が４〜５個離間して並べられる。各ブロック６２間に
はスリット６３が設けられ、モールド工程等での加熱処
理で発生する導電箔６０の応力を吸収する。また導電箔
６０の上下周端にはインデックス孔６４が一定の間隔で
設けられ、各工程での位置決めに用いられる。この短冊
状の外形とインデックス孔６４は、分離溝６１を形成す
る時に同時に形成が可能である。
【００６２】続いて、導電箔パターンを形成する。
【００６３】まず、図５に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、ホトレジストＰＲを介して導電箔６０を選択的
にエッチングする。具体的に、この化学的エッチングに
より形成された分離溝の深さは、例えば５０μｍであ
る。
【００６４】図６（Ｂ）に具体的な導電箔パターンを示
す。本図は図４（Ｂ）で示したブロック６２の１個を拡
大したもの対応する。黒く塗られた部分の１個が１つの
搭載部６５であり、導電パターン５１を構成している。
１つのブロック６２にはマトリックス状に多数の搭載部
６５が配列され、各搭載部６５毎に同一の導電パターン
５１が設けられている。各ブロックの周辺には枠状のパ
ターン６６が設けられ、それと少し離間しその内側にダ
イシング時の位置合わせマーク６７が設けられている。
枠状のパターン６６はモールド金型との嵌合に使用し、
また導電箔６０の裏面エッチング後には絶縁性樹脂５０
の補強をする働きを有する。
【００６５】本発明の第２の工程は、図７〜図８に示す
如く、導電箔６０上部に露出部４６を有する樹脂膜４５
を形成し、露出部４６にＡｇメッキ膜を形成することに
ある。本工程は、板状体４８が形成される工程であり、
本発明の特徴とする工程である。
【００６６】図７（Ａ）は樹脂膜を部分的に除去するこ
とにより空洞部４７が形成された導電箔６０の断面図で
ある。また、図７（Ｂ）は図７（Ａ）の平面図である。
図８（Ａ）は板状体４８の各ブロックの周辺部をクラン
パ４０が押圧している様子を示す平面図であり、図８
（Ｂ）はその断面図である。また、図８（Ｃ）は図８
（Ｂ）に於いて、１つのブロックおよびクランパ４０を
拡大した断面図である。
【００６７】先ず、図７（Ａ）および図７（Ｂ）を参照
して、導電箔６０の表面に樹脂膜４５を形成し、更に露
出部４７を形成する方法について説明する。
【００６８】図７（Ａ）を参照して、導電箔６０の表面
を樹脂膜４５で被覆する。ここで、樹脂膜４５を形成す
る方法は２つある。１つは、溶剤で溶かしたエポキシ樹
脂等の熱硬化性樹脂をスクリーン印刷で付着し、熱硬化
させることにより樹脂膜４５を形成する方法である。も
う１つの方法は、プリプレグシートを真空プレスで加熱
加圧することで、段差部にも追従して樹脂膜４５を形成
する方法である。後者の方が導電箔６０と樹脂膜４５と
の接着力を強くすることができる。従って、本実施の形
態では後者を用いた。また、ダイパットおよびボンディ
ングパットとなる部分に対応する樹脂膜は、除去されて
露出部４７となる。
【００６９】ここで、樹脂膜４５の除去は炭酸ガスレー
ザー等によるレーザーエッチングで行う。このことによ
り、開口部４７の位置および大きさの精度を向上させる
ことができる。しかし、エッチングにより樹脂膜４５を
除去しても良い。
【００７０】本発明に於いては、樹脂膜４５が従来に於
けるメッキレジストの如き働きを有する。樹脂膜４５は
熱硬化性の樹脂（たとえばエポキシ樹脂）から形成され
ている。この熱硬化性樹脂は強アルカリのメッキ液にも
耐えうる材料なので、Ａｇメッキを行うことが可能とな
る。
【００７１】従来ではコスト面等が考慮されて、Ｎｉメ
ッキの上部にＡｕメッキを積層させていた。しかし、こ
の方法では、Ａｕ膜を採用するのでコストが高くなって
しまう。更に、ＮｉとＡｕの２つのメッキ膜を形成する
ので、メッキ膜形成の工程が複雑に成ってしまう。更に
また、微細なパッド形成する場合には、レジスト等を用
いて導電箔上にマスクを形成してから、メッキ膜を形成
していた。しかし、従来で用いられていたレジストは耐
蝕性に問題があった。つまり、Ａｇメッキを形成する際
に用いる強アルカリのメッキ液により、レジストが剥離
してしまう問題があった。
【００７２】これに対して本発明では、Ａｇメッキ膜４
７のみで、微細なダイパットおよびボンディングパット
を形成することができる。従って、メッキの工程を簡略
化することができる。メッキ膜を形成する具体的な方法
については、後述する。
【００７３】次に図８（Ａ）〜図８（Ｃ）を参照して、
露出部４６にＡｇメッキ膜を形成する。
【００７４】図８（Ａ）および図８（Ｂ）を参照して、
クランパ４０を用いて導電箔６０に設けられた各ブロッ
ク６２の外周部を同時に押圧する。このことにより、導
電箔６０に設けられたブロック６２の全てについて、同
時にＡｇメッキ膜を形成することができる。
【００７５】図８（Ｃ）を参照して、このＡｇメッキ膜
４７を形成する具体的な方法を説明する。クランパ４０
は下部に開口部を有する蓋の様な形状を有している。そ
して、クランパ４０はブロック６２の外周部を押圧する
ので、クランパ４０と板状体４８とで１つの密閉された
空間が形成される。
【００７６】従来例に示したようなリードフレームは、
本発明の板状体とは異なり隙間を有する。従って、従来
例のリードフレームにクランパを用いてメッキ膜を形成
する場合、２つのクランパを用いて上下から挟み込まな
ければ成らない。それに対して本発明では、従来例に於
けるリードフレームが１枚の連続した導電箔６０であ
る。従って、１つのクランパ４０で導電箔を押圧するこ
とにより、密閉された空間を形成することができる。
【００７７】クランパ４０には、注入手段４２と排出手
段４３が設けられている。注入手段は、Ａｇが溶けたメ
ッキ液４１をクランパ４０内に注入させる働きを有す
る。排出手段は、メッキ液４１をクランパ４０の外部へ
排出させる働きを有する。このような注入手段４２と排
出手段４３の働きにより、クランパ４０内部をメッキ液
で満たすことができる。
【００７８】Ａｇメッキ膜４７の形成は電気メッキ法に
よって形成される。具体的には、導電箔６０に電極を設
け、メッキ液４１に直流電流を流すことによって、Ａｇ
メッキ膜４７を形成する。本実施の形態では、導電箔６
０にマイナスの電極を設け、メッキ液にプラスの電極を
設けた。
【００７９】メッキ液４１は、上記した注入手段４２お
よび排出手段４３の働きにより、常にクランパ４０内部
を流動している。従って、露出部４６から露出している
導電箔６０とメッキ液４１との界面には、常に電気的反
応を経ていない新しいメッキ液４１が接することにな
る。また、導電箔６０の表面にある程度のＡｇメッキ膜
４７が形成された場合でも、Ａｇメッキ膜４７とメッキ
液４１の界面には常に電気的反応を経ていない新しいメ
ッキ液４１が接することになる。
【００８０】また、メッキ液を循環させることにより再
利用するフローに於いては、クランパ内部には、メッキ
液を溜めた槽から次々とメッキ液が供給される。つま
り、メッキ液が動的であり、静的なメッキ液に比べて良
好なメッキ膜を形成することができる。
【００８１】このことにより、電極からの距離に関係な
く、Ａｇメッキ膜４７の膜圧を均一にすることができ
る。更に、メッキ膜の形成を早くすることができるの
で、メッキ膜形成の工程を短縮することができる。
【００８２】また、上記の説明では、樹脂膜４５をマス
クとして用いることにより選択的に導電箔６０にメッキ
膜を形成した。しかし、原理的には、樹脂膜４５を用い
ずに、導電箔６０の表面全体にメッキ膜を形成すること
も可能である。
【００８３】本発明の第３の工程は、図９に示す如く、
各搭載部の所望の導電パターン５１に半導体素子５２Ａ
およびチップ部品３６を固着することにある。図９
（Ａ）は１つの搭載部の断面図であり、図９（Ｂ）その
平面図である。
【００８４】半導体素子５２Ａは、フェイスアップで実
装される。そして、チップ部品５２Ｂとしてはコンデン
サ、抵抗、ダイオードが実装される。ここでは、半導体
素子５２Ａが導電パターン５１ＡのＡｇメッキ膜４７上
に実装され、チップ部品５２Ｂは半田等のロウ材または
導電ペーストで固着される。ここで、半導体素子５２Ａ
およびチップ部品５２Ｂは、各々複数が有っても良い。
【００８５】本発明の第４の工程は、図１０に示す如
く、各搭載部６５の半導体素子４０の取り出し電極４２
と所望の導電パターン５１とをワイヤボンディングする
ことにある。図１０（Ａ）は１つの搭載部の断面図であ
り、図１０（Ｂ）その平面図である。
【００８６】本工程では、ブロック６２内の各搭載部の
半導体素子５２Ａの取り出し電極４２と所望の導電パタ
ーン５１を、熱圧着によるボールボンディング及び超音
波によるウェッヂボンディングにより一括してワイヤボ
ンディングを行う。
【００８７】また本発明では、各搭載部毎にクランパを
使用してワイヤボンディングを行っていた従来の回路装
置の製造方法と比較して、極めて効率的にワイヤボンデ
ィングを行うことができる。
【００８８】本発明の第５の工程は、図１１に示す如
く、各搭載部６５の半導体素子５２Ａ等を一括して被覆
し、分離溝６１に充填されるように絶縁性樹脂５０で共
通モールドすることにある。
【００８９】本工程では、図１１（Ａ）に示すように、
絶縁性樹脂５０は半導体素子５２Ａ、チップ部品５２Ｂ
を完全に被覆する。従って、導電パターン５１間の分離
溝６１には絶縁性樹脂５０が充填されて、樹脂膜４５と
接着して強固に結合する。この樹脂膜４５を絶縁性樹脂
５０で被覆する前に、ＵＶ照射やプラズマ照射処理を行
うことにより、この結合は更に強固になる。そして絶縁
性樹脂５０により導電パターン５１が支持されている。
【００９０】また本工程では、トランスファーモール
ド、インジェクションモールド、またはポッティングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００９１】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１１
（Ｂ）に示すように各ブロック６２は１つの共通のモー
ルド金型に搭載部６５を納め、各ブロック毎に１つの絶
縁性樹脂５０で共通にモールドを行う。このために従来
のトランスファーモールド等の様に各搭載部を個別にモ
ールドする方法に比べて、大幅な樹脂量の削減が図れ
る。
【００９２】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、金属細線３４の最頂部から約１００μｍ程
度が被覆されるように調整されている。この厚みは、強
度を考慮して厚くすることも、薄くすることも可能であ
る。
【００９３】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。尚、本発明では、支持基板となる
導電箔６０は、電極材料として必要な材料である。その
ため、構成材料を極力省いて作業できるメリットを有
し、コストの低下も実現できる。
【００９４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０でモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。特に、リード間に発生するバリ
の問題が無くなる。
【００９５】本発明の第６の工程は、図１２に示す如
く、樹脂膜４５が露出するまで、導電箔６０の裏面全域
をエッチングすることにある。
【００９６】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００９７】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から樹脂膜４５を露
出させている。その結果、約４０μｍの厚さの導電パタ
ーン５１となって分離される。また、樹脂膜４５が露出
する手前まで、導電箔６０を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、樹脂膜
４５を露出させても良い。またエッチング処理のみで上
記作業を行っても良いし、途中まで削りその後エッチン
グ処理を行っても良い。
【００９８】この結果、樹脂膜４５に導電パターン５１
の裏面が露出する構造となる。すなわち、分離溝６１に
充填された樹脂膜４５の露出面と導電パターン５１の露
出面は、実質的に一致している構造となっている。従っ
て、マウント時に半田等の表面張力でそのまま水平に移
動してセルフアラインできる特徴を有する。
【００９９】更に、導電パターン５１の裏面処理を行
い、図２に示すような回路装置５３を得る。
【０１００】本発明の第７の工程は、図１３に示す如
く、絶縁性樹脂５０で一括してモールドされた各搭載部
６５の半導体素子の特性の測定を行うことにある。
【０１０１】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は絶縁性樹脂５０で導電箔６０の
残余部と連結されているので、切断金型を用いず機械的
に導電箔６０の残余部から剥がすことで達成できる。
【０１０２】各ブロック６２の裏面には図１３に示すよ
うに導電パターン５１の裏面が露出されており、各搭載
部６５が導電パターン５１形成時と全く同一にマトリッ
クス状に配列されている。この導電パターン５１の絶縁
性樹脂５０から露出した外部接続電極３２にプローブ６
８を当てて、回路装置５３の特性パラメータ等を個別に
測定して良不良の判定を行い、不良品には磁気インク等
でマーキングを行う。
【０１０３】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、テスターの載置台に置かれたブロック６２は搭載部
６５のサイズ分だけ矢印のように縦方向および横方向に
ピッチ送りをすることで、極めて早く大量にブロック６
２の各搭載部６５の回路装置５３の測定を行える。すな
わち、従来必要であった回路装置の表裏の判別、電極の
位置の認識等が不要にできるので、測定時間の大幅な短
縮を図れる。
【０１０４】本発明の第８の工程は、図１４に示す如
く、絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。
【０１０５】本工程では、ブロック６２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード６９
で各搭載部６５間のダイシングライン７０に沿って分離
溝６１の絶縁性樹脂５０および樹脂膜４５をダイシング
し、個別の回路装置５３に分離する。
【０１０６】本工程ではフルカットでも良いが、ダイシ
ングブレード６９はほぼ絶縁性樹脂５０を切断する切削
深さで行い、ダイシング装置からブロック６２を取り出
した後にローラでチョコレートブレークするとよい。ダ
イシング時は予め前述した第１の工程で設けた各ブロッ
クの周辺の枠状のパターン６６の内側の相対向する位置
合わせマーク６７を認識して、これを基準としてダイシ
ングを行う。周知ではあるが、ダイシングは縦方向にす
べてのダイシングライン７０をダイシングをした後、載
置台を９０度回転させて横方向のダイシングライン７０
に従ってダイシングを行う。
【０１０７】
【発明の効果】本発明の板状体の製造方法によれば、以
下に示すような効果を奏することができる。
【０１０８】第１に、連続した導電箔の片面をクランパ
で押圧することによりＡｇメッキ膜を形成することがで
きる。
【０１０９】第２に、熱硬化性樹脂から成る樹脂膜によ
り導電箔をカバーするので、強アルカリのメッキ液を使
用するＡｇメッキを行うことができる。また、Ａｇメッ
キ膜は、従来のＡｕメッキ膜と比較するとコストが安い
のでＮｉメッキ等の下地を不要にすることができる。従
って、メッキ膜を形成する工程を単純化することができ
る。
【０１１０】第３に、注入手段および排出手段により、
クランパ内部に於いて常にメッキ液を流動させるので、
メッキ膜の厚さを均一にすることができる。更に、メッ
キ膜形成に係る時間を短縮することができる。
【０１１１】第４に、レーザーエッチングにより樹脂膜
の露出部を形成することにより、この露出部に形成され
るメッキの位置および大きさの精度を向上させることが
できる。また、従来の電着レジストと比較して、安いコ
ストで微細なパッドを形成することができる。
【図面の簡単な説明】
【図１】本発明に斯かる板状体を説明する図である。
【図２】本発明の板状体を採用した回路装置を説明する
図である。
【図３】本発明の板状体を採用した回路装置の製造方法
を説明するフローチャートである。
【図４】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図５】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図６】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図７】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図８】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図９】本発明の板状体を採用した回路装置の製造方法
を説明する図である。
【図１０】本発明の板状体を採用した回路装置の製造方
法を説明する図である。
【図１１】本発明の板状体を採用した回路装置の製造方
法を説明する図である。
【図１２】本発明の板状体を採用した回路装置の製造方
法を説明する図である。
【図１３】本発明の板状体を採用した回路装置の製造方
法を説明する図である。
【図１４】本発明の板状体を採用した回路装置の製造方
法を説明する図である。
【図１５】従来のリードフレームを採用した回路装置を
説明する図である。
【図１６】従来のリードフレームを採用した回路装置の
製造方法を説明する図である。
【符号の説明】
４０ クランパ ４１ メッキ液 ４２ 注入手段 ４３ 排出手段 ４５ 樹脂膜 ４７ Ａｇメッキ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 中村 岳史 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 小林 義幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4K024 AA10 AA11 AA12 AB01 AB06 BA02 BA06 BA09 BB11 BB13 BC02 CB01 CB02 CB15 CB18 DA10 EA07 FA23 GA16 5F067 CC07 DA00 DC02 DC15

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 マスクが設けられた導電箔の前記マスク
    の露出部から露出した前記導電箔の表面に、メッキ膜を
    形成する板状体の製造方法であり、 少なくとも前記導電箔の表面が露出する部分が覆われる
    ようにクランパで覆い、前記クランパ内部にメッキ液を
    注入し、前記マスクから露出する前記導電箔の表面に前
    記メッキ膜を形成することを特徴とする板状体の製造方
    法。
  2. 【請求項２】 前記マスクは、絶縁樹脂より形成される
    樹脂膜であることを特徴とする請求項１記載の板状体の
    製造方法。
  3. 【請求項３】 前記樹脂膜は、熱硬化性樹脂であること
    を特徴とする請求項２記載の板状体の製造方法。
  4. 【請求項４】 前記樹脂膜は、プリプレグシートを加熱
    及び加圧することにより形成されることを特徴とする請
    求項３記載の板状体の製造方法。
  5. 【請求項５】 前記樹脂膜は、熱硬化生樹脂をスクリー
    ン印刷で付着することにより形成されることを特徴とす
    る請求項３記載の板状体の製造方法。
  6. 【請求項６】 前記マスクは、金属により形成されるこ
    とを特徴とする請求項１記載の板状体の製造方法。
  7. 【請求項７】 前記露出部は、ダイパットまたはボンデ
    ィングパットとなる部分であることを特徴とする請求項
    １記載の板状体の製造方法。
  8. 【請求項８】 前記メッキ膜は、電気メッキ法により形
    成されることを特徴とする請求項１記載の板状体の製造
    方法。
  9. 【請求項９】 前記メッキ膜は、Ａｇ、ＰｄまたはＡｕ
    を主材料とすることを特徴とする請求項１記載の板状体
    の製造方法。
  10. 【請求項１０】 前記絶縁性シートと、前記クランパで
    １つの密閉された空間を形成することを特徴とする請求
    項１記載の板状体の製造方法。
  11. 【請求項１１】 前記絶縁性シートには、回路装置を形
    成する複数の搭載部から形成されるブロックが複数個設
    けられることを特徴とする請求項１記載の板状体の製造
    方法。
  12. 【請求項１２】 前記クランパは前記絶縁性シートの複
    数の前記ブロックの外周部を同時に押圧することを特徴
    とする請求項１１記載の板状体の製造方法。
  13. 【請求項１３】 前記クランパにより、複数個のブロッ
    クが有する前記導電箔の露出部に同時にメッキ膜を形成
    することを特徴とする請求項１１記載の板状体の製造方
    法。
  14. 【請求項１４】 前記クランパは注入手段と排出手段を
    有し、前記注入手段により前記メッキ液を前記クランパ
    内部に注入し、前記排出手段により前記メッキ液を前記
    クランパの外部へ排出することを特徴とする請求項１記
    載の板状体の製造方法。
  15. 【請求項１５】 前記マスクの露出部は、前記マスクを
    選択的にレーザーエッチングすることにより形成される
    ことを特徴とする請求項１記載の板状体の製造方法。
  16. 【請求項１６】 連続した１枚の導電箔にメッキ膜を形
    成する板状態の製造方法であり、 前記導電箔の片面を前記クランパで押圧することによ
    り、前記導電箔上に空間を形成し、前記空間内部にメッ
    キ液を注入することにより前記メッキ膜を形成すること
    を特徴とする板状体の製造方法。
  17. 【請求項１７】 ハーフエッチングされて所定のパター
    ンが形成され、前記パターンを構成するメッキ形成部が
    露出する様にマスクが形成された導電箔または板状体を
    用意し、前記導電箔または板状体のパターン上に空間が
    形成されるようにクランパを配置し、前記クランパ内に
    形成される前記空間にメッキ液を注入し、前記メッキ形
    成部にメッキ膜を形成し、このメッキ膜上に半導体チッ
    プを固着または／および電気的接続手段を固着すること
    を特徴とした回路装置の製造方法。
  18. 【請求項１８】 前記クランパには、メッキ液の注入手
    段および排出手段が設けられ、前記空間にあるメッキ液
    は流動されることを特徴とする請求項１７記載の回路装
    置の製造方法。
  19. 【請求項１９】 前記マスクは、メッキ液に対して耐蝕
    性のある金属または樹脂であることを特徴とする請求項
    １７記載の回路装置の製造方法。
  20. 【請求項２０】 半導体素子の電気的接触部位を囲む様
    にマスクが形成された導電箔または金属箔を用意し、前
    記電気的接続部位上に空間が形成される様にクランパで
    保持し、前記電気的接続部位にメッキ膜を形成する事を
    特徴とする回路装置の製造方法。
  21. 【請求項２１】 前記導電箔または前記金属箔は、前記
    電気的接続部位を構成するパターンがハーフエッチング
    により凸状に形成されることを特徴とする請求項２０記
    載の回路装置の製造方法。
JP2001350512A 2001-11-15 2001-11-15 板状体の製造方法およびそれを用いた回路装置の製造方法 Expired - Fee Related JP4007798B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001350512A JP4007798B2 (ja) 2001-11-15 2001-11-15 板状体の製造方法およびそれを用いた回路装置の製造方法
TW092109027A TW593788B (en) 2001-11-15 2003-04-18 Method for making a boardlike member and method for making a circuit device using such boardlike member
US10/617,339 US6889428B2 (en) 2001-11-15 2003-07-10 Method of manufacturing sheet material and method of manufacturing circuit device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001350512A JP4007798B2 (ja) 2001-11-15 2001-11-15 板状体の製造方法およびそれを用いた回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003155591A true JP2003155591A (ja) 2003-05-30
JP4007798B2 JP4007798B2 (ja) 2007-11-14

Family

ID=19162998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001350512A Expired - Fee Related JP4007798B2 (ja) 2001-11-15 2001-11-15 板状体の製造方法およびそれを用いた回路装置の製造方法

Country Status (3)

Country Link
US (1) US6889428B2 (ja)
JP (1) JP4007798B2 (ja)
TW (1) TW593788B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007522644A (ja) * 2003-11-04 2007-08-09 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド レーザーを用いた受動電子部品の端子の形成方法
JPWO2006013865A1 (ja) * 2004-08-03 2008-05-01 日立金属株式会社 非可逆回路素子

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
TWI255672B (en) * 2004-03-03 2006-05-21 Sanyo Electric Co Manufacturing method of multilayer substrate
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
KR100671658B1 (ko) 2005-01-05 2007-01-19 삼성에스디아이 주식회사 마스크 프레임 및 이를 사용한 마스크 고정방법
JP4379413B2 (ja) * 2005-12-06 2009-12-09 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
US9262392B2 (en) * 2009-09-29 2016-02-16 Paypal, Inc. User information population
CN101867009B (zh) * 2010-05-07 2014-10-15 厦门永红科技有限公司 一种led引线框架及其电镀方法和电镀设备
CN108321151A (zh) * 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
IT201900024292A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827364U (ja) * 1981-08-11 1983-02-22 上村工業株式会社 Ｉｃリ−ドフレ−ム用めつき装置
JPS62188345A (ja) * 1986-02-14 1987-08-17 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPS63316463A (ja) * 1987-06-18 1988-12-23 Dainippon Printing Co Ltd 半導体リ−ドフレ−ムのめっき方法
JPH02153092A (ja) * 1988-12-02 1990-06-12 Hitachi Cable Ltd 長尺条体へのストライプめっき装置
JPH03162596A (ja) * 1989-11-21 1991-07-12 Fuji Plant Kogyo Kk 部分メッキ方法及び装置
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH11186307A (ja) * 1997-12-22 1999-07-09 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2001217372A (ja) * 2000-06-28 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037214A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827364U (ja) * 1981-08-11 1983-02-22 上村工業株式会社 Ｉｃリ−ドフレ−ム用めつき装置
JPS62188345A (ja) * 1986-02-14 1987-08-17 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPS63316463A (ja) * 1987-06-18 1988-12-23 Dainippon Printing Co Ltd 半導体リ−ドフレ−ムのめっき方法
JPH02153092A (ja) * 1988-12-02 1990-06-12 Hitachi Cable Ltd 長尺条体へのストライプめっき装置
JPH03162596A (ja) * 1989-11-21 1991-07-12 Fuji Plant Kogyo Kk 部分メッキ方法及び装置
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH11186307A (ja) * 1997-12-22 1999-07-09 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2001244399A (ja) * 2000-03-02 2001-09-07 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2001217372A (ja) * 2000-06-28 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037214A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007522644A (ja) * 2003-11-04 2007-08-09 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド レーザーを用いた受動電子部品の端子の形成方法
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7329957B2 (en) 2004-03-24 2008-02-12 Sanyo Electric Co., Ltd. Circuit device and manufacturing method thereof
JPWO2006013865A1 (ja) * 2004-08-03 2008-05-01 日立金属株式会社 非可逆回路素子

Also Published As

Publication number Publication date
US6889428B2 (en) 2005-05-10
US20040006869A1 (en) 2004-01-15
JP4007798B2 (ja) 2007-11-14
TW593788B (en) 2004-06-21
TW200422441A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
KR100639738B1 (ko) 회로 장치의 제조 방법
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3963655B2 (ja) 回路装置の製造方法
JP4761662B2 (ja) 回路装置の製造方法
JP4007798B2 (ja) 板状体の製造方法およびそれを用いた回路装置の製造方法
KR20030019082A (ko) 회로 장치의 제조 방법
JP3600131B2 (ja) 回路装置の製造方法
JP4679000B2 (ja) 板状体
JP2003037344A (ja) 回路装置およびその製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP3600137B2 (ja) 回路装置の製造方法
JP4708625B2 (ja) ボンディング装置およびそれを用いた半導体装置の製造方法
KR100691571B1 (ko) 판상체의 제조 방법 및 그것을 이용한 회로 장치의 제조방법
JP3600133B2 (ja) 回路装置の製造方法
JP3600135B2 (ja) 回路装置の製造方法
JP4342157B2 (ja) 回路装置の製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP3600136B2 (ja) 回路装置の製造方法
JP3600134B2 (ja) 回路装置の製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP2003037212A (ja) 回路装置およびその製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP2003037345A (ja) 回路装置およびその製造方法
JP4393038B2 (ja) 回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees