JPS62188345A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS62188345A JPS62188345A JP3126586A JP3126586A JPS62188345A JP S62188345 A JPS62188345 A JP S62188345A JP 3126586 A JP3126586 A JP 3126586A JP 3126586 A JP3126586 A JP 3126586A JP S62188345 A JPS62188345 A JP S62188345A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- metal substrate
- integrated circuits
- slit holes
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011889 copper foil Substances 0.000 claims abstract description 9
- 239000004840 adhesive resin Substances 0.000 claims description 3
- 229920006223 adhesive resin Polymers 0.000 claims description 3
- 238000010397 one-hybrid screening Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004080 punching Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010396 two-hybrid screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路の製造方法に関する。
（ロ）従来の技術
アルミニウム等の金属基板上に混成集積回路を形成する
ことは既に特公昭４６−１３２３４号公報において提案
されている。また、１９８５年５月発行の電子材料６４
頁乃至６８頁には、この様な金属基板を用いて小形パッ
ケージのハイブリッドＩＣとしてモノリシックＩＣチッ
プの組み込みを主体とした５Ｏ３（サブストレートキャ
リヤシステム）方式、即ち、小形ハイブリッドＩＣの製
造技術が記載きれている。
ことは既に特公昭４６−１３２３４号公報において提案
されている。また、１９８５年５月発行の電子材料６４
頁乃至６８頁には、この様な金属基板を用いて小形パッ
ケージのハイブリッドＩＣとしてモノリシックＩＣチッ
プの組み込みを主体とした５Ｏ３（サブストレートキャ
リヤシステム）方式、即ち、小形ハイブリッドＩＣの製
造技術が記載きれている。
以下にその製造工程を述べる。
先ず、第４図Ａに示す如く、絶縁処理を施した長手状の
金属基板（１１）上に銅箔を貼着し、その銅箔上に複数
個の混成集積回路となる所望形状の導電路（１２）のパ
ターンのレジストを印刷した後、銅箔をエツチング液内
に通過させて所望の導電路（１２）を形成する。
金属基板（１１）上に銅箔を貼着し、その銅箔上に複数
個の混成集積回路となる所望形状の導電路（１２）のパ
ターンのレジストを印刷した後、銅箔をエツチング液内
に通過させて所望の導電路（１２）を形成する。
次に第４図Ｂに示す如く、混成集積回路（１３）の境界
部にスリット孔（１４）を設けた後、所望の導電路（１
３）上あるいは導電路（１３）間にトランジスタ、集積
回路、チップコンデンサー、チップ抵抗等の回路素子（
１５）を固着し、第４図Ｃに示す如く個々の混成集積回
路（１３）に分割するものである。
部にスリット孔（１４）を設けた後、所望の導電路（１
３）上あるいは導電路（１３）間にトランジスタ、集積
回路、チップコンデンサー、チップ抵抗等の回路素子（
１５）を固着し、第４図Ｃに示す如く個々の混成集積回
路（１３）に分割するものである。
くハ）発明が解決しようとする問題点
しかしながら、上述した従来の製造方法では金属基板の
短辺方向に対して混成集積回路を一組しか形成していな
いため混成集積回路の多量製造ができない欠点を有して
いた。
短辺方向に対して混成集積回路を一組しか形成していな
いため混成集積回路の多量製造ができない欠点を有して
いた。
（ニ）問題点を解決するための手段
本発明は上述した点に鑑みてなされたものであり、第１
図Ａに示す如く、金属基板（１）上に接着樹脂を介して
銅箔（２）を貼着し、第１図Ｂに示す如く、金属基板（
１）上に混成集積回路１個以上の長さを有するスリット
孔（３）を形成し、第１図Ｃに示す如く、スリット孔（
３）に隣接する領域に複数の混成集積回路（６）を形成
し、第１図りに示す如く、スリット孔（３）を用いて複
数の混成集積回路（６）を夫々個別に分離する。
図Ａに示す如く、金属基板（１）上に接着樹脂を介して
銅箔（２）を貼着し、第１図Ｂに示す如く、金属基板（
１）上に混成集積回路１個以上の長さを有するスリット
孔（３）を形成し、第１図Ｃに示す如く、スリット孔（
３）に隣接する領域に複数の混成集積回路（６）を形成
し、第１図りに示す如く、スリット孔（３）を用いて複
数の混成集積回路（６）を夫々個別に分離する。
（ホ）作用
この様にスリット孔（３）に隣接する領域に複数の混成
集積回路（６）を形成し、スリット孔（３）を用いて混
成集積回路（６）を分離することにより、従来に比べ多
量の混成集積回路が製造できる。
集積回路（６）を形成し、スリット孔（３）を用いて混
成集積回路（６）を分離することにより、従来に比べ多
量の混成集積回路が製造できる。
（へ）実施例
以下に図面に示した実施例に基づいて本発明の詳細な説
明する。
明する。
第１図Ａ乃至第１図Ｅは本発明の実施例を示す混成集積
回路の製造方法である。
回路の製造方法である。
先ず第１図Ａに示す如く、例えば巾１０Ｑｎ＋ｍ。
長さ２００ｎｗｎの金属基板（１）を準備しく本実施例
ではアルミニウム基板を用いる）、その金属基板（１）
の表面を陽極酸化して酸化アルミニウム薄層を形成し、
その酸化アルミニウム薄層上に接着樹脂、例えばエポキ
シまたはポリイミド等の樹脂層を介して銅箔（２）を貼
着する。
ではアルミニウム基板を用いる）、その金属基板（１）
の表面を陽極酸化して酸化アルミニウム薄層を形成し、
その酸化アルミニウム薄層上に接着樹脂、例えばエポキ
シまたはポリイミド等の樹脂層を介して銅箔（２）を貼
着する。
次に第１図Ｂに示す如く、金属基板（１）の長手方向に
所定の間隔て略基板（１）の巾一杯のスリット孔（３）
をプレス打抜きで形成する。そのスリット孔（３）と隣
接する領域、ここではスリット孔（３）で囲まれた領域
が混成集積回路を形成する領域となる。
所定の間隔て略基板（１）の巾一杯のスリット孔（３）
をプレス打抜きで形成する。そのスリット孔（３）と隣
接する領域、ここではスリット孔（３）で囲まれた領域
が混成集積回路を形成する領域となる。
次に第１図Ｃに示す如く、スリット孔（３）で囲まれた
金属基板（１）上に複数の混成集積回路、本実施例では
２個の混成集積回路が形成できる様に所望形状の導電路
（４）のパターンのレジストを印刷し、金属基板（１）
をエツチング液内に通過させ、銅箔をエツチングし所望
形状の導電路（４）を形成し、その導電路（４）上ある
いは導電路（４）間にトランジスタ、集積回路、チップ
コンデンサー、チップ抵抗等の回路素子（５）を固着し
て所望の配線を行なう。
金属基板（１）上に複数の混成集積回路、本実施例では
２個の混成集積回路が形成できる様に所望形状の導電路
（４）のパターンのレジストを印刷し、金属基板（１）
をエツチング液内に通過させ、銅箔をエツチングし所望
形状の導電路（４）を形成し、その導電路（４）上ある
いは導電路（４）間にトランジスタ、集積回路、チップ
コンデンサー、チップ抵抗等の回路素子（５）を固着し
て所望の配線を行なう。
次に第１図りに示す如く、金属基板（１）を一点鎖線で
示すスリット孔（３）の端部および金属基板（１）の略
中央□部で切断して夫々の混成集積回路（６）に分離す
る。
示すスリット孔（３）の端部および金属基板（１）の略
中央□部で切断して夫々の混成集積回路（６）に分離す
る。
最後に第１図Ｅに示す如く、夫々分離された混成集積回
路（６）に外部リード（７）を固着して混成集積回路（
６）を完成する。
路（６）に外部リード（７）を固着して混成集積回路（
６）を完成する。
また、他の実施例として第２図Ａに示す如く、金属基板
（１）の略中央部に縦長のスリット孔〈３〉を設け、第
２図Ｂに示す如く、スリット孔（３）を境に金属基板（
１）上に前述した同様の技術で混成集積回路（６）を形
成す・る０次に第２１１ｆｆｌＣに示す如く、金属基板
（１）を一点鎖線で示すスリット孔（３）および夫々の
混成集積回路（６）の境界部分となる位置で切断して個
別に分離した後、第１図Ｅに示す如く、外部リード（７
）を固着゛して完成する。
（１）の略中央部に縦長のスリット孔〈３〉を設け、第
２図Ｂに示す如く、スリット孔（３）を境に金属基板（
１）上に前述した同様の技術で混成集積回路（６）を形
成す・る０次に第２１１ｆｆｌＣに示す如く、金属基板
（１）を一点鎖線で示すスリット孔（３）および夫々の
混成集積回路（６）の境界部分となる位置で切断して個
別に分離した後、第１図Ｅに示す如く、外部リード（７
）を固着゛して完成する。
更に他の実施例として第３図Ａに示す如く、金属基板（
１）に十字型のスリット孔（３）を設け、第３図Ｂに示
す如く、十字型のスリット孔（３）によって形成された
領域に前述した同様の技術で混成集積回路（６）を形成
する０次に第３図Ｃに示す如く、金属基板（１）を一点
鎖線で示すスリット孔（３）の中央部およびスリット孔
（３）の端部を切断して個別に分離した後、第１図Ｅに
示す如く、外部リード（７）を固着して完成する。
１）に十字型のスリット孔（３）を設け、第３図Ｂに示
す如く、十字型のスリット孔（３）によって形成された
領域に前述した同様の技術で混成集積回路（６）を形成
する０次に第３図Ｃに示す如く、金属基板（１）を一点
鎖線で示すスリット孔（３）の中央部およびスリット孔
（３）の端部を切断して個別に分離した後、第１図Ｅに
示す如く、外部リード（７）を固着して完成する。
斯る本発明に依れば、スリット孔（３）と隣接する領域
に複数の混成集積回路（６）を形成し、スリット孔（３
）を用いて個別に分離することにより、従来と同一工程
で多量の混成集積回路が提供できるので安価な生産がで
きる。
に複数の混成集積回路（６）を形成し、スリット孔（３
）を用いて個別に分離することにより、従来と同一工程
で多量の混成集積回路が提供できるので安価な生産がで
きる。
（ト〉発明の効果
上述の如く、本発明に依れば、スリット孔に隣接する領
域に複数の混成集積回路を形成し、スリット孔を用いて
混成集積回路を個別に分離する ゛ことにより、従来と
同一工程で多量の混成集積回路が製造でき安価な混成集
積回路が提供できる。
域に複数の混成集積回路を形成し、スリット孔を用いて
混成集積回路を個別に分離する ゛ことにより、従来と
同一工程で多量の混成集積回路が製造でき安価な混成集
積回路が提供できる。
第１図Ａ乃至第１図Ｅは本発明の実施例を示す平面図、
第２図Ａ乃至第２図Ｃおよび第３図Ａ乃至第３図Ｃは他
の実施例を示す平面図、第４図Ａ乃至第４図Ｃは従来例
を示す平面図である。 （１）・・・金属基板、 （２）・・・銅箔、 （３）
・・・スリット孔、 （４）・・・導電路、 （５）・
・・回路素子、 （６）・・・混成集積回路、 （７）
・・・外部リード。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第１図Ａ 第１図Ｂ 味 ０ 第１図Ｅ 第２図Ｂ 、３
第２図Ａ乃至第２図Ｃおよび第３図Ａ乃至第３図Ｃは他
の実施例を示す平面図、第４図Ａ乃至第４図Ｃは従来例
を示す平面図である。 （１）・・・金属基板、 （２）・・・銅箔、 （３）
・・・スリット孔、 （４）・・・導電路、 （５）・
・・回路素子、 （６）・・・混成集積回路、 （７）
・・・外部リード。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 靜 夫 第１図Ａ 第１図Ｂ 味 ０ 第１図Ｅ 第２図Ｂ 、３
Claims (1)
- （１）金属基板の一主面上に接着樹脂を介して銅箔を貼
着し、前記金属基板上に混成集積回路１個以上の長さを
有するスリット孔を形成し、該スリット孔に隣接する領
域に複数の混成集積回路を形成し、前記スリット孔を用
いて前記複数の混成集積回路を夫々個別に分離すること
を特徴とした混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126586A JPS62188345A (ja) | 1986-02-14 | 1986-02-14 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126586A JPS62188345A (ja) | 1986-02-14 | 1986-02-14 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188345A true JPS62188345A (ja) | 1987-08-17 |
Family
ID=12326512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126586A Pending JPS62188345A (ja) | 1986-02-14 | 1986-02-14 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188345A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996037914A1 (en) * | 1995-05-25 | 1996-11-28 | Italtel S.P.A. | Manufacturing process for hybrid circuit modules including electronic chip devices |
| JP2003155591A (ja) * | 2001-11-15 | 2003-05-30 | Sanyo Electric Co Ltd | 板状体の製造方法およびそれを用いた回路装置の製造方法 |
| WO2013018344A1 (ja) * | 2011-07-29 | 2013-02-07 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法 |
-
1986
- 1986-02-14 JP JP3126586A patent/JPS62188345A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996037914A1 (en) * | 1995-05-25 | 1996-11-28 | Italtel S.P.A. | Manufacturing process for hybrid circuit modules including electronic chip devices |
| JP2003155591A (ja) * | 2001-11-15 | 2003-05-30 | Sanyo Electric Co Ltd | 板状体の製造方法およびそれを用いた回路装置の製造方法 |
| WO2013018344A1 (ja) * | 2011-07-29 | 2013-02-07 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法 |
| JPWO2013018344A1 (ja) * | 2011-07-29 | 2015-03-05 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法 |
| US9035454B2 (en) | 2011-07-29 | 2015-05-19 | Panasonic Intellectual Property Management Co., Ltd. | Element mounting board and semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4049903A (en) | Circuit film strip and manufacturing method | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| JPH07211995A (ja) | インピーダンス制御された可撓性回路の形成方法およびその装置 | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| JPS62188345A (ja) | 混成集積回路の製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0152916B2 (ja) | ||
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JPS6329414B2 (ja) | ||
| JP2545107B2 (ja) | 回路基板 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JPH0528907B2 (ja) | ||
| JPH01150332A (ja) | プリント回路基板 | |
| JPH0423321Y2 (ja) | ||
| JPS62106635A (ja) | 半導体装置 | |
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JPH064580Y2 (ja) | 電子回路装置 | |
| JPS58161398A (ja) | 混成集積回路基板の多量製造方法 | |
| JPS62145895A (ja) | 混成集積回路の製造方法 | |
| JPS62139345A (ja) | 半導体チツプ塔載用基板の製造方法 | |
| JPH039543A (ja) | テープキャリアの製造方法 | |
| JPH036036A (ja) | プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板 | |
| JPH0766515A (ja) | 薄膜配線部を備えた電子部品の製造方法 | |
| JPS57130457A (en) | Mass assembling method of semiconductor device |