JPH01150332A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH01150332A JPH01150332A JP62310167A JP31016787A JPH01150332A JP H01150332 A JPH01150332 A JP H01150332A JP 62310167 A JP62310167 A JP 62310167A JP 31016787 A JP31016787 A JP 31016787A JP H01150332 A JPH01150332 A JP H01150332A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- printed circuit
- chips
- chip
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント回路基板の構造に関する。
第３図は従来のプリント回路基板における半導体チップ
の実装図で、搭載すべき半導体チ・ツブ３は絶縁基板１
の一生面上に固着され、そのノ（・７ド４と主面上の配
線パターン２との間の電気的接続はボンディング・ワイ
ヤ５によって行われる。また、コンデンサその他のチッ
プ部品を搭載する場合でもこの実装方法には変わりなく
、チップ部品の全ては絶縁基板上に搭載されロー付その
他の手段により配線パターンとの間の電気的接続がそれ
ぞれ行われる。
の実装図で、搭載すべき半導体チ・ツブ３は絶縁基板１
の一生面上に固着され、そのノ（・７ド４と主面上の配
線パターン２との間の電気的接続はボンディング・ワイ
ヤ５によって行われる。また、コンデンサその他のチッ
プ部品を搭載する場合でもこの実装方法には変わりなく
、チップ部品の全ては絶縁基板上に搭載されロー付その
他の手段により配線パターンとの間の電気的接続がそれ
ぞれ行われる。
このように、従来のプリント回路基板は半導体その他の
チップ部品を全てその主面上に実装するので、厚みが特
に重要なポイントとなるＩＣカード等を製造する場合は
、限られた成る特定の厚みより更に薄くすることができ
ない。すなわち薄型化に一定の限界が生じる。また、半
導体チップの場合は、パッドと基板上の配線パターンと
の間をパッド毎にそれぞれボンディング線で、その他の
チップ部品の場合は、これとは異なる接続手段が必要と
なるので多大な作業工数が必要となる。
チップ部品を全てその主面上に実装するので、厚みが特
に重要なポイントとなるＩＣカード等を製造する場合は
、限られた成る特定の厚みより更に薄くすることができ
ない。すなわち薄型化に一定の限界が生じる。また、半
導体チップの場合は、パッドと基板上の配線パターンと
の間をパッド毎にそれぞれボンディング線で、その他の
チップ部品の場合は、これとは異なる接続手段が必要と
なるので多大な作業工数が必要となる。
本発明の目的は、上記の情況に鑑み、半導体その他のチ
ップ部品を共通の電気的接続手段を用い、チップ部品の
最大の高さ寸法を越えない範囲の厚みに規定して実装す
ることのできるプリント回路基板を提供することである
。
ップ部品を共通の電気的接続手段を用い、チップ部品の
最大の高さ寸法を越えない範囲の厚みに規定して実装す
ることのできるプリント回路基板を提供することである
。
本発明によれば、プリント回路基板は、主面上に実装す
べきチップ部品をそれぞれ挿入し搭載する複数個の貫通
孔を有する絶縁基板と、前記絶縁基板上に先端部を貫通
孔内にそれぞれ突出するように形成される複数個の配線
パターンとを含む。
べきチップ部品をそれぞれ挿入し搭載する複数個の貫通
孔を有する絶縁基板と、前記絶縁基板上に先端部を貫通
孔内にそれぞれ突出するように形成される複数個の配線
パターンとを含む。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す半導体チップの実装図およびそのＡ−Ａ’断面図
である。本実施例によれば、本発明のプリント回路基板
は、実装すべき半導体チップ３ａおよび３ｂをそれぞれ
挿入し載置する貫通孔６ａおよび６ｂを主面上に設けた
絶縁基板１と、この絶縁基板１の一生面上に先端部を貫
通孔６ａ、６ｂ内にそれぞれ突出するように配列形成さ
れた配線パターン２ａ、２ｂ、２’ｃ・・・とを含む。
を示す半導体チップの実装図およびそのＡ−Ａ’断面図
である。本実施例によれば、本発明のプリント回路基板
は、実装すべき半導体チップ３ａおよび３ｂをそれぞれ
挿入し載置する貫通孔６ａおよび６ｂを主面上に設けた
絶縁基板１と、この絶縁基板１の一生面上に先端部を貫
通孔６ａ、６ｂ内にそれぞれ突出するように配列形成さ
れた配線パターン２ａ、２ｂ、２’ｃ・・・とを含む。
これらの配線パターン２ａ、２ｂ、２ｃ・・・は何れも
複数本のパターン配列から成り、貫通孔６ａ、６ｂ内に
おいてその先端部を半導体チップ３ａまたは３ｂの各パ
ッドとそれぞれ電気的に接触せしめられる。この電気的
接触手段には公知のＴＡＢ技術を用いることができるの
で、その実施はきわめて容易であり、通常１回の作業に
よって全ての接続を完了し得る。従って、従来のボンデ
ィング接続法に比し作業効率を飛躍的に向上させること
ができる他、半導体チップ３ａ、３ｂは全て貫通孔６ａ
、６ｂ内に在って基板の主面には頭を出さないので、例
えばＩＣカードに実施した場合には、用いた半導体チッ
プの厚み程度にまでこれを薄型化することが可能となる
。
複数本のパターン配列から成り、貫通孔６ａ、６ｂ内に
おいてその先端部を半導体チップ３ａまたは３ｂの各パ
ッドとそれぞれ電気的に接触せしめられる。この電気的
接触手段には公知のＴＡＢ技術を用いることができるの
で、その実施はきわめて容易であり、通常１回の作業に
よって全ての接続を完了し得る。従って、従来のボンデ
ィング接続法に比し作業効率を飛躍的に向上させること
ができる他、半導体チップ３ａ、３ｂは全て貫通孔６ａ
、６ｂ内に在って基板の主面には頭を出さないので、例
えばＩＣカードに実施した場合には、用いた半導体チッ
プの厚み程度にまでこれを薄型化することが可能となる
。
第２図は本発明の他の実施例を示すチップ部品の実装底
面図である０本実施例によれば、半導体チップの他に電
源安定化のためのチップコンデンサが実装される場合が
示され、プリント回路基板は実装すべき半導体チップ３
Ｃおよびチップコンデンサ７をそれぞれ挿入し載置する
貫通孔６Ｃおよび６ｄを主面上に設けた絶縁基板１と、
この絶縁基板１上の一生面上に先端部を貫通孔６ｃおよ
び６ｄ内にそれぞれ突出するように配列形成された電源
配線２Ｖｃｃと配線パターン２ｄ、２ｅ・・・とを含む
、これらの配線パターン２ｄ、２ｅ・・・は前実施例と
同じく電源配線２Ｖｃｃを含めて複数本のパターン配線
から成り貫通孔６ｃ、６ｄ内においてその先端部を半導
体チップ３ｃのパッドまたはチップコンデンサ７の接続
端子とそれぞれ電気的に接触せしめられる。従って、こ
の場合にもＴＡＢ技術を用いて作業効率の飛躍的向上を
計り得る他、チップ実装後の電気回路装置の厚み寸法を
チップコンデンサの高さ程度にまで薄型化す゛ることか
できる。
面図である０本実施例によれば、半導体チップの他に電
源安定化のためのチップコンデンサが実装される場合が
示され、プリント回路基板は実装すべき半導体チップ３
Ｃおよびチップコンデンサ７をそれぞれ挿入し載置する
貫通孔６Ｃおよび６ｄを主面上に設けた絶縁基板１と、
この絶縁基板１上の一生面上に先端部を貫通孔６ｃおよ
び６ｄ内にそれぞれ突出するように配列形成された電源
配線２Ｖｃｃと配線パターン２ｄ、２ｅ・・・とを含む
、これらの配線パターン２ｄ、２ｅ・・・は前実施例と
同じく電源配線２Ｖｃｃを含めて複数本のパターン配線
から成り貫通孔６ｃ、６ｄ内においてその先端部を半導
体チップ３ｃのパッドまたはチップコンデンサ７の接続
端子とそれぞれ電気的に接触せしめられる。従って、こ
の場合にもＴＡＢ技術を用いて作業効率の飛躍的向上を
計り得る他、チップ実装後の電気回路装置の厚み寸法を
チップコンデンサの高さ程度にまで薄型化す゛ることか
できる。
以上詳細に説明したように、本発明によれば、システム
回路装置を搭載するチップ部品の高さ程度にまで薄型化
することができるので、例えばＩＣカードの作成に実施
すれば顕著なる効果を奏し得る。
回路装置を搭載するチップ部品の高さ程度にまで薄型化
することができるので、例えばＩＣカードの作成に実施
すれば顕著なる効果を奏し得る。
第１図（ａ）および（ｂ）はそれぞれ本発明の一実施例
を示す半導体チップの実装図およびそのＡ−Ａ’断面図
、第２図は本発明の他の実施例を示すチップ部品の実装
図、第３図は従来のプリント回路基板における半導体チ
ップの実装図である。 １・・・絶縁基板、２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・
・配線パターン、２Ｖｃｃ・・・電源配線、３ａ。 ３ｂ、３ｃ・・・半導体チップ、６ａ、６ｂ、６ｃ。 ６ｄ・・・貫通孔、７・・・チップコンデンサ。
を示す半導体チップの実装図およびそのＡ−Ａ’断面図
、第２図は本発明の他の実施例を示すチップ部品の実装
図、第３図は従来のプリント回路基板における半導体チ
ップの実装図である。 １・・・絶縁基板、２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・
・配線パターン、２Ｖｃｃ・・・電源配線、３ａ。 ３ｂ、３ｃ・・・半導体チップ、６ａ、６ｂ、６ｃ。 ６ｄ・・・貫通孔、７・・・チップコンデンサ。
Claims (1)
- 主面上に実装すべきチップ部品をそれぞれ挿入し搭載
する複数個の貫通孔を有する絶縁基板と、前記絶縁基板
上に先端部を貫通孔内にそれぞれ突出するように形成さ
れる複数個の配線パターンとを含むことを特徴とするプ
リント回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310167A JPH01150332A (ja) | 1987-12-07 | 1987-12-07 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310167A JPH01150332A (ja) | 1987-12-07 | 1987-12-07 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150332A true JPH01150332A (ja) | 1989-06-13 |
Family
ID=18001970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310167A Pending JPH01150332A (ja) | 1987-12-07 | 1987-12-07 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942035A (en) * | 1993-03-25 | 1999-08-24 | Tokyo Electron Limited | Solvent and resist spin coating apparatus |
| JP2009100611A (ja) * | 2007-10-19 | 2009-05-07 | Mitsubishi Electric Corp | デバイス駆動回路の保護装置 |
| US11637438B2 (en) | 2020-01-17 | 2023-04-25 | The Procter & Gamble Company | Battery powered electrical appliance for personal hygiene |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112461A (en) * | 1977-03-12 | 1978-09-30 | Tokyo Shibaura Electric Co | Hyb ic |
-
1987
- 1987-12-07 JP JP62310167A patent/JPH01150332A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53112461A (en) * | 1977-03-12 | 1978-09-30 | Tokyo Shibaura Electric Co | Hyb ic |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942035A (en) * | 1993-03-25 | 1999-08-24 | Tokyo Electron Limited | Solvent and resist spin coating apparatus |
| JP2009100611A (ja) * | 2007-10-19 | 2009-05-07 | Mitsubishi Electric Corp | デバイス駆動回路の保護装置 |
| US11637438B2 (en) | 2020-01-17 | 2023-04-25 | The Procter & Gamble Company | Battery powered electrical appliance for personal hygiene |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1895586A3 (en) | Semiconductor package substrate | |
| JP3927783B2 (ja) | 半導体部品 | |
| EP0330372A2 (en) | Hybrid ic with heat sink | |
| ATE54776T1 (de) | Halbleiterelement und herstellungsverfahren. | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JPS5972757A (ja) | 半導体装置 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPS5954247A (ja) | 電子部品 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| KR20020021102A (ko) | 모듈 카드 및 그 제조 방법 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JP3170033B2 (ja) | 電子回路装置 | |
| KR100720410B1 (ko) | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JP2550219Y2 (ja) | 回路基板装置 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPS63119288A (ja) | 回路基板 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH10189809A (ja) | 半導体パッケージ及びそれを用いた半導体装置 | |
| JPH0548239A (ja) | 回路基板の形成方法 |