JP3170033B2 - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JP3170033B2 JP3170033B2 JP10238092A JP10238092A JP3170033B2 JP 3170033 B2 JP3170033 B2 JP 3170033B2 JP 10238092 A JP10238092 A JP 10238092A JP 10238092 A JP10238092 A JP 10238092A JP 3170033 B2 JP3170033 B2 JP 3170033B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode
- lead terminal
- electrodes
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等の電子部
品を、接合材を用いて回路基板上に表面実装した電子回
路装置に関する。
品を、接合材を用いて回路基板上に表面実装した電子回
路装置に関する。
【０００２】
【従来の技術】ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａ
ｙ）型、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）
型半導体等の電子部品をろう材等の接合材を用いて回路
基板上に実装する電子回路装置においては、集積回路等
の高集積化にともない、電子部品のリード端子の多数化
および回路基板上の電極の微細化が進んでいる。
ｙ）型、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃｋａｇｅ）
型半導体等の電子部品をろう材等の接合材を用いて回路
基板上に実装する電子回路装置においては、集積回路等
の高集積化にともない、電子部品のリード端子の多数化
および回路基板上の電極の微細化が進んでいる。
【０００３】図５は、従来のＰＧＡ型半導体の実装構造
を説明する図である。ここで、図５（ａ）はＰＧＡ型半
導体の側面図、（ｂ）は同底面図、（ｃ）はろう材接合
部の詳細図である。図中で、５１はＰＧＡ型半導体本
体、５２はリード端子、５３はろう材、５４は電極、５
５は回路基板をそれぞれ表している。
を説明する図である。ここで、図５（ａ）はＰＧＡ型半
導体の側面図、（ｂ）は同底面図、（ｃ）はろう材接合
部の詳細図である。図中で、５１はＰＧＡ型半導体本
体、５２はリード端子、５３はろう材、５４は電極、５
５は回路基板をそれぞれ表している。
【０００４】図５（ａ），（ｂ）に示すように、ＰＧＡ
型半導体５１は、底面に複数のピン状のリード端子５２
が格子状に配列された構造を有する。従来は、各リード
端子５２の形状および長さは全て同一であり、実装する
際は、全てのリード端子５２とこれに対応する電極５４
とはほぼ接触した状態であった。
型半導体５１は、底面に複数のピン状のリード端子５２
が格子状に配列された構造を有する。従来は、各リード
端子５２の形状および長さは全て同一であり、実装する
際は、全てのリード端子５２とこれに対応する電極５４
とはほぼ接触した状態であった。
【０００５】このような構成では、リードピン５２およ
び電極５４の微細化にともなう両者の寸法精度ならびに
位置決め精度の低下により、図５（ｃ）の図中右側のろ
う材接合部に示すように、リードピン５２と電極５４と
の間に相対的な位置ずれが発生するため、ろう材５３に
よる両者の適切な接合がなされず、ＰＧＡ型半導体５１
と回路基板５５との接合強度が著しく低下していた。
び電極５４の微細化にともなう両者の寸法精度ならびに
位置決め精度の低下により、図５（ｃ）の図中右側のろ
う材接合部に示すように、リードピン５２と電極５４と
の間に相対的な位置ずれが発生するため、ろう材５３に
よる両者の適切な接合がなされず、ＰＧＡ型半導体５１
と回路基板５５との接合強度が著しく低下していた。
【０００６】図６は、従来のＱＦＰ型半導体の実装構造
を説明する図である。ここで、図６（ａ）はＱＦＰ型半
導体の上面図、（ｂ）はろう材接合部の詳細図である。
図中で、６１はＱＦＰ型半導体本体、６２はリード端
子、６３はろう材、６４は電極、６５は回路基板をそれ
ぞれ表している。
を説明する図である。ここで、図６（ａ）はＱＦＰ型半
導体の上面図、（ｂ）はろう材接合部の詳細図である。
図中で、６１はＱＦＰ型半導体本体、６２はリード端
子、６３はろう材、６４は電極、６５は回路基板をそれ
ぞれ表している。
【０００７】図６（ａ），（ｂ）に示すように、ＱＦＰ
型半導体６１は複数のリード端子６２が密に配列された
構造を有する。従来は各リード端子６２の形状および長
さは全て同一であり、実装する際は、全てのリード端子
６２とこれに対応する電極６４とはほぼ接触した状態で
あった。
型半導体６１は複数のリード端子６２が密に配列された
構造を有する。従来は各リード端子６２の形状および長
さは全て同一であり、実装する際は、全てのリード端子
６２とこれに対応する電極６４とはほぼ接触した状態で
あった。
【０００８】したがって、このような構成でも、ＰＧＡ
型半導体の場合と同様に、図６（ｂ）の図中右から２番
目のろう材接合部に示すように、リード端子６２と電極
６４との間の相対的な位置ずれが発生するため、ろう材
６３による両者の適切な接合がなされず、ＱＦＰ型半導
体６１と回路基板６５との接合強度が著しく低下してい
た。
型半導体の場合と同様に、図６（ｂ）の図中右から２番
目のろう材接合部に示すように、リード端子６２と電極
６４との間の相対的な位置ずれが発生するため、ろう材
６３による両者の適切な接合がなされず、ＱＦＰ型半導
体６１と回路基板６５との接合強度が著しく低下してい
た。
【０００９】上記したような接合強度の低下を防止する
方法として、特開平３−１０４１８号公報に示されるよ
うなものがある。ここでは、リード端子の回路基板上の
電極と半田付けされる側の表面に段差部を設け、リード
端子の先端部を薄肉化する加工を施すことにより、十分
な肉厚を有する半田接合部を形成する。これにより、リ
ード端子と回路基板上の電極との接合強度を増加させる
ことができる。
方法として、特開平３−１０４１８号公報に示されるよ
うなものがある。ここでは、リード端子の回路基板上の
電極と半田付けされる側の表面に段差部を設け、リード
端子の先端部を薄肉化する加工を施すことにより、十分
な肉厚を有する半田接合部を形成する。これにより、リ
ード端子と回路基板上の電極との接合強度を増加させる
ことができる。
【００１０】しかし、このようにリード端子に加工を施
す方法では、作業工程が煩雑であり、また、今日のリー
ド端子のより一層の多数化によるリード端子の微細化に
より、加工が困難になりつつあり、新たな対策が望まれ
ている。
す方法では、作業工程が煩雑であり、また、今日のリー
ド端子のより一層の多数化によるリード端子の微細化に
より、加工が困難になりつつあり、新たな対策が望まれ
ている。
【００１１】
【発明が解決しようとする課題】以上説明したように、
従来の電子回路装置では、電子部品の高集積化にともな
うリード端子の多数化および回路基板上の電極の微細化
にともない、電子部品のリード端子と回路基板上の電極
との接合強度が低下するという問題があった。
従来の電子回路装置では、電子部品の高集積化にともな
うリード端子の多数化および回路基板上の電極の微細化
にともない、電子部品のリード端子と回路基板上の電極
との接合強度が低下するという問題があった。
【００１２】そこで、本発明では、上記問題を解決し、
電子部品と回路基板との接合強度の高い電子回路装置を
提供することを目的としている。
電子部品と回路基板との接合強度の高い電子回路装置を
提供することを目的としている。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、電子部品のリード端子と回路基板上の
電極とが接合材により接合されてなる電子回路装置にお
いて、前記回路基板上には複数の前記電極が設けられ、
該電極のうち一部の電極は、他の電極よりも該回路基板
に垂直な方向に厚く構成されており、前記一部の電極と
それに対応する前記リード端子との間隔が、前記他の電
極とそれに対応する前記リード端子との間隔よりも小さ
くなるように接合されてなることを特徴とする電子回路
装置を提供する。
に、本発明では、電子部品のリード端子と回路基板上の
電極とが接合材により接合されてなる電子回路装置にお
いて、前記回路基板上には複数の前記電極が設けられ、
該電極のうち一部の電極は、他の電極よりも該回路基板
に垂直な方向に厚く構成されており、前記一部の電極と
それに対応する前記リード端子との間隔が、前記他の電
極とそれに対応する前記リード端子との間隔よりも小さ
くなるように接合されてなることを特徴とする電子回路
装置を提供する。
【００１４】
【作用】本発明によれば、任意の電極が他の電極に比べ
て回路基板に垂直な方向にわずかに厚く構成されている
回路基板を用いることにより、電子部品の端子と回路基
板上の電極との間に間隙を設け、そこに十分な接合材の
接合部を確保することができる。これにより、電極の中
心と端子の中心との間に相対的な位置ずれが生じている
場合でも、適正量の接合材を用いることにより接合部の
接合強度を高めることができ、電子部品と回路基板との
接合強度の高い電子回路装置を提供することができる。
て回路基板に垂直な方向にわずかに厚く構成されている
回路基板を用いることにより、電子部品の端子と回路基
板上の電極との間に間隙を設け、そこに十分な接合材の
接合部を確保することができる。これにより、電極の中
心と端子の中心との間に相対的な位置ずれが生じている
場合でも、適正量の接合材を用いることにより接合部の
接合強度を高めることができ、電子部品と回路基板との
接合強度の高い電子回路装置を提供することができる。
【００１５】
【実施例】本発明の実施例について、図面を参照しつつ
詳細に説明する。
詳細に説明する。
【００１６】図１は、本発明の第一実施例を説明する図
である。ここでは、電子部品としてＰＧＡ型半導体を用
いた実施例を示している。図１（ａ）はＰＧＡ型半導体
の側面図、（ｂ）は同底面図、（ｃ）はろう材接合部の
詳細図である。図中で、１１はＰＧＡ型半導体本体、１
２はリード端子、１３はろう材、１４は電極、１５は回
路基板をそれぞれ表している。
である。ここでは、電子部品としてＰＧＡ型半導体を用
いた実施例を示している。図１（ａ）はＰＧＡ型半導体
の側面図、（ｂ）は同底面図、（ｃ）はろう材接合部の
詳細図である。図中で、１１はＰＧＡ型半導体本体、１
２はリード端子、１３はろう材、１４は電極、１５は回
路基板をそれぞれ表している。
【００１７】本実施例におけるＰＧＡ型半導体１１は、
図１（ａ），（ｂ）に示すように、底面に複数のピン状
のリード端子１２が格子状に配列された構造を有し、こ
の複数のリード端子１２のうち、四隅のリード端子１２
ａのみが他のリード端子１２ｂに比べてわずかに長い
（数十ミクロン程度）構成になっている。
図１（ａ），（ｂ）に示すように、底面に複数のピン状
のリード端子１２が格子状に配列された構造を有し、こ
の複数のリード端子１２のうち、四隅のリード端子１２
ａのみが他のリード端子１２ｂに比べてわずかに長い
（数十ミクロン程度）構成になっている。
【００１８】また、回路基板１５には、前記リード端子
１２ａを挿入するための孔等は設けられておらず、ＰＧ
Ａ型半導体１１は平坦な回路基板１５上の電極１４に載
置された状態で実装される。これにより、ＰＧＡ型半導
体１１は、四隅の長いリード端子１２ａによって電極１
４上に安定した状態で支持されるとともに、その回路基
板１５上に位置決めされる。また、短いリード端子１２
ｂと回路基板１５上の電極１４との間には、ほぼ一定間
隔（数十ミクロン程度）の間隙１６が生ずることにな
る。
１２ａを挿入するための孔等は設けられておらず、ＰＧ
Ａ型半導体１１は平坦な回路基板１５上の電極１４に載
置された状態で実装される。これにより、ＰＧＡ型半導
体１１は、四隅の長いリード端子１２ａによって電極１
４上に安定した状態で支持されるとともに、その回路基
板１５上に位置決めされる。また、短いリード端子１２
ｂと回路基板１５上の電極１４との間には、ほぼ一定間
隔（数十ミクロン程度）の間隙１６が生ずることにな
る。
【００１９】このような実装構造によれば、図１（ｃ）
の右側のろう材接合部のように、短いリード端子１２ｂ
の先端と回路基板１５上の電極１４との間の間隙１６に
十分なろう材接合部を確保することができるため、電極
１４の中心とリード端子１２の中心との間に相対的な位
置ずれが生じている場合でも、適正量のろう材１３を用
いることにより、ろう材接合部の接合強度を高めること
ができる。
の右側のろう材接合部のように、短いリード端子１２ｂ
の先端と回路基板１５上の電極１４との間の間隙１６に
十分なろう材接合部を確保することができるため、電極
１４の中心とリード端子１２の中心との間に相対的な位
置ずれが生じている場合でも、適正量のろう材１３を用
いることにより、ろう材接合部の接合強度を高めること
ができる。
【００２０】本実施例におけるＰＧＡ型半導体１１の製
造に際しては、格子状に配列されるリード端子１２の四
隅に、他のリード端子１２ｂよりわずかに長いリード端
子１２ａを配置するだけで良く、リード端子１２の表面
上に加工を加える等の作業を必要としないため、従来の
作業工程をそのまま維持することが可能である。
造に際しては、格子状に配列されるリード端子１２の四
隅に、他のリード端子１２ｂよりわずかに長いリード端
子１２ａを配置するだけで良く、リード端子１２の表面
上に加工を加える等の作業を必要としないため、従来の
作業工程をそのまま維持することが可能である。
【００２１】図２は、電子部品としてＱＦＰ型半導体を
用いた第一実施例の変形例を示したものである。ここ
で、図２（ａ）はＱＦＰ型半導体の上面図、（ｂ）はろ
う材接合部の詳細図である。図中で、２１はＱＦＰ型半
導体本体、２２はリード端子、２３はろう材、２４は電
極、２５は回路基板をそれぞれ表している。
用いた第一実施例の変形例を示したものである。ここ
で、図２（ａ）はＱＦＰ型半導体の上面図、（ｂ）はろ
う材接合部の詳細図である。図中で、２１はＱＦＰ型半
導体本体、２２はリード端子、２３はろう材、２４は電
極、２５は回路基板をそれぞれ表している。
【００２２】図２（ａ）に示すような形状を有するＱＦ
Ｐ型半導体２１において、その側面の四隅のリード端子
２２ａのみを長くすることにより、図２（ｂ）に示すよ
うに、他の短いリード端子２２ｂよりも回路基板２５に
垂直な方向のリード端子の高さが高くなるようにする。
これにより、ＱＦＰ型半導体２１は、四隅の長いリード
端子２２ａによって電極２４上に安定した状態で支持さ
れるとともに、その回路基板２５上に位置決めされる。
また、短いリード端子２２ｂと回路基板２５上の電極２
４との間には、前例と同様に、ほぼ一定間隔（数十ミク
ロン程度）の間隙２６が生ずることになる。
Ｐ型半導体２１において、その側面の四隅のリード端子
２２ａのみを長くすることにより、図２（ｂ）に示すよ
うに、他の短いリード端子２２ｂよりも回路基板２５に
垂直な方向のリード端子の高さが高くなるようにする。
これにより、ＱＦＰ型半導体２１は、四隅の長いリード
端子２２ａによって電極２４上に安定した状態で支持さ
れるとともに、その回路基板２５上に位置決めされる。
また、短いリード端子２２ｂと回路基板２５上の電極２
４との間には、前例と同様に、ほぼ一定間隔（数十ミク
ロン程度）の間隙２６が生ずることになる。
【００２３】このような実装構造によれば、図２（ｂ）
の右から２番目のろう材接合部のように、短いリード端
子２２ｂの先端と回路基板２５上の電極２４との間の間
隙２６に十分なろう材接合部を確保することができるた
め、電極２４の中心とリード端子２２の中心との間に相
対的な位置ずれが生じている場合でも、適正量のろう材
２３を用いることにより、前例と同様に、ろう材接合部
の接合強度を高めることができる。
の右から２番目のろう材接合部のように、短いリード端
子２２ｂの先端と回路基板２５上の電極２４との間の間
隙２６に十分なろう材接合部を確保することができるた
め、電極２４の中心とリード端子２２の中心との間に相
対的な位置ずれが生じている場合でも、適正量のろう材
２３を用いることにより、前例と同様に、ろう材接合部
の接合強度を高めることができる。
【００２４】なお、上記第一実施例およびその変形例で
用いたＰＧＡ型半導体およびＱＦＰ型半導体は、本発明
による電子部品の実施例でもある。
用いたＰＧＡ型半導体およびＱＦＰ型半導体は、本発明
による電子部品の実施例でもある。
【００２５】また、上記第一実施例およびその変形例に
おける長いリード端子は、ＰＧＡ型半導体あるいはＱＦ
Ｐ型半導体のチップと電気的に接続されていている通常
のリード端子でも良いし、チップと電気的に接続されて
いないいわゆるダミーリード端子でも良い。通常、半導
体のチップとそのパッケージとは別個のものであり、チ
ップとパッケージとは任意に組み合わせることが可能で
ある。このため、実際のＰＧＡ型あるいはＱＦＰ型半導
体においては、パッケージ側に設けられるリード端子の
中に当初から不要なダミーリード端子が存在している場
合があり、このようなダミーリード端子を、上記実施例
における長いリード端子として利用することが可能であ
る。また、ダミーリード端子が当初から存在しない場合
でも、長いリード端子を構成するためにダミーリード端
子を新たに設けても良い。なお、ダミーリード端子を用
いる場合には、そのダミーリード端子に対応する電極も
回路基板上で回路を構成しないダミー電極となる。以上
のことから、長いリード端子と回路基板上の電極とは必
ずしも電気的に接合される必要はなく、両者が機械的に
接合されていれば良い場合もあることになる。上記実施
例においては、長いリード端子とそれに対応する電極と
の間には十分な間隙が設けられないため、それらの位置
決めが正確に行われない場合には、その箇所だけ接合強
度が低下するおそれがあるが、その箇所に用いられるリ
ード端子がダミーであれば万一接合が不完全になった場
合でも電子回路装置全体には影響がないので安心であ
る。
おける長いリード端子は、ＰＧＡ型半導体あるいはＱＦ
Ｐ型半導体のチップと電気的に接続されていている通常
のリード端子でも良いし、チップと電気的に接続されて
いないいわゆるダミーリード端子でも良い。通常、半導
体のチップとそのパッケージとは別個のものであり、チ
ップとパッケージとは任意に組み合わせることが可能で
ある。このため、実際のＰＧＡ型あるいはＱＦＰ型半導
体においては、パッケージ側に設けられるリード端子の
中に当初から不要なダミーリード端子が存在している場
合があり、このようなダミーリード端子を、上記実施例
における長いリード端子として利用することが可能であ
る。また、ダミーリード端子が当初から存在しない場合
でも、長いリード端子を構成するためにダミーリード端
子を新たに設けても良い。なお、ダミーリード端子を用
いる場合には、そのダミーリード端子に対応する電極も
回路基板上で回路を構成しないダミー電極となる。以上
のことから、長いリード端子と回路基板上の電極とは必
ずしも電気的に接合される必要はなく、両者が機械的に
接合されていれば良い場合もあることになる。上記実施
例においては、長いリード端子とそれに対応する電極と
の間には十分な間隙が設けられないため、それらの位置
決めが正確に行われない場合には、その箇所だけ接合強
度が低下するおそれがあるが、その箇所に用いられるリ
ード端子がダミーであれば万一接合が不完全になった場
合でも電子回路装置全体には影響がないので安心であ
る。
【００２６】図３は、本発明の第二実施例を説明する図
であり、電子部品としてＰＧＡ型半導体を用いた場合に
おけるろう材接合部の詳細を示したものである。図中
で、３１はＰＧＡ型半導体本体、３２はリード端子、３
３はろう材、３４は電極、３５は回路基板をそれぞれ表
している。
であり、電子部品としてＰＧＡ型半導体を用いた場合に
おけるろう材接合部の詳細を示したものである。図中
で、３１はＰＧＡ型半導体本体、３２はリード端子、３
３はろう材、３４は電極、３５は回路基板をそれぞれ表
している。
【００２７】本実施例においては、ＰＧＡ型半導体３１
のリード端子３２はすべて同じ長さであるのに対し、四
隅のリード端子３２ａを支持する電極３４ａの回路基板
３５に垂直な方向の厚さが他の電極３４ｂよりもわずか
に（数十ミクロン程度）厚くなっている。これにより、
ＰＧＡ型半導体３１はこの四隅で実質的に支持され、他
のリード端子３２ｂと電極３４ｂとの間には、ほぼ一定
間隔（数十ミクロン程度）の間隙３６が生ずることにな
る。
のリード端子３２はすべて同じ長さであるのに対し、四
隅のリード端子３２ａを支持する電極３４ａの回路基板
３５に垂直な方向の厚さが他の電極３４ｂよりもわずか
に（数十ミクロン程度）厚くなっている。これにより、
ＰＧＡ型半導体３１はこの四隅で実質的に支持され、他
のリード端子３２ｂと電極３４ｂとの間には、ほぼ一定
間隔（数十ミクロン程度）の間隙３６が生ずることにな
る。
【００２８】このような実装構造によれば、図中右側の
ろう材接合部のように、リード端子３２ｂの先端と回路
基板３５上の電極３４ｂとの間の間隙３６に十分なろう
材接合部を確保することができるため、電極３４の中心
とリード端子３２の中心との間に相対的な位置ずれが生
じている場合でも、適正量のろう材３３を用いることに
よりろう材接合部の接合強度を高めることができる。
ろう材接合部のように、リード端子３２ｂの先端と回路
基板３５上の電極３４ｂとの間の間隙３６に十分なろう
材接合部を確保することができるため、電極３４の中心
とリード端子３２の中心との間に相対的な位置ずれが生
じている場合でも、適正量のろう材３３を用いることに
よりろう材接合部の接合強度を高めることができる。
【００２９】図４は、電子部品としてＱＦＰ型半導体を
用いた本発明の第二実施例の変形例におけるろう材接合
部の詳細を示したものである。図中で、４１はＱＦＰ型
半導体本体、４２はリード端子、４３はろう材、４４は
電極、４５は回路基板をそれぞれ表している。
用いた本発明の第二実施例の変形例におけるろう材接合
部の詳細を示したものである。図中で、４１はＱＦＰ型
半導体本体、４２はリード端子、４３はろう材、４４は
電極、４５は回路基板をそれぞれ表している。
【００３０】本実施例においても、四隅のリード端子４
２ａを支持する電極４４ａの厚さが他の電極４４ｂより
もわずかに（数十ミクロン程度）厚くなっている。これ
により、ＱＦＰ型半導体４１はこの四隅で実質的に支持
され、他のリード端子４２ｂと電極４４ｂとの間には、
前例と同様に、ほぼ一定間隔の間隙４６（数十ミクロン
程度）が生ずることになる。
２ａを支持する電極４４ａの厚さが他の電極４４ｂより
もわずかに（数十ミクロン程度）厚くなっている。これ
により、ＱＦＰ型半導体４１はこの四隅で実質的に支持
され、他のリード端子４２ｂと電極４４ｂとの間には、
前例と同様に、ほぼ一定間隔の間隙４６（数十ミクロン
程度）が生ずることになる。
【００３１】このような実装構造によれば、図中右から
２番目のろう材接合部のように、リード端子４２ｂの先
端と回路基板４５上の電極４４との間の間隙４６に十分
なろう材接合部を確保することができるため、電極４４
の中心とリード端子４２の中心との間に相対的な位置ず
れが生じている場合でも、適正量のろう材４３を用いる
ことにより、前例と同様に、ろう材接合部の接合強度を
高めることができる。
２番目のろう材接合部のように、リード端子４２ｂの先
端と回路基板４５上の電極４４との間の間隙４６に十分
なろう材接合部を確保することができるため、電極４４
の中心とリード端子４２の中心との間に相対的な位置ず
れが生じている場合でも、適正量のろう材４３を用いる
ことにより、前例と同様に、ろう材接合部の接合強度を
高めることができる。
【００３２】なお、上記第二実施例およびその変形例で
用いた回路基板は、本発明による回路基板の実施例でも
ある。ここで、本発明による回路基板を構成する他の電
極よりも回路基板に垂直な方向にわずかに厚い電極は、
例えば、通常より厚い電極を回路基板上に設けた後、他
よりも厚い電極以外の電極について所定の間隙が形成さ
れるようにエッチング等による除去加工を行う方法や、
通常の厚さ電極を設けた後、所定の厚い電極を設けるた
めにさらに電極を積層する方法等により製造される。
用いた回路基板は、本発明による回路基板の実施例でも
ある。ここで、本発明による回路基板を構成する他の電
極よりも回路基板に垂直な方向にわずかに厚い電極は、
例えば、通常より厚い電極を回路基板上に設けた後、他
よりも厚い電極以外の電極について所定の間隙が形成さ
れるようにエッチング等による除去加工を行う方法や、
通常の厚さ電極を設けた後、所定の厚い電極を設けるた
めにさらに電極を積層する方法等により製造される。
【００３３】また、上記第二実施例およびその変形例に
おいても、厚い電極に支持されるリード端子は、ＰＧＡ
型半導体あるいはＱＦＰ型半導体のチップと電気的に接
続されている通常のリード端子でも良いし、チップと電
気的に接続されていないいわゆるダミーリード端子でも
良い。なお、ダミーリード端子を用いる場合には、その
ダミーリード端子に対応する厚い電極も回路基板上で回
路を構成しないダミー電極となる。以上のことから、リ
ード端子と回路基板上の厚い電極とは必ずしも電気的に
接合される必要がなく、両者が機械的に接合されていれ
ば良い場合もあることになる。その他の効果は、上記第
一実施例およびその変形例の場合と同様である。
おいても、厚い電極に支持されるリード端子は、ＰＧＡ
型半導体あるいはＱＦＰ型半導体のチップと電気的に接
続されている通常のリード端子でも良いし、チップと電
気的に接続されていないいわゆるダミーリード端子でも
良い。なお、ダミーリード端子を用いる場合には、その
ダミーリード端子に対応する厚い電極も回路基板上で回
路を構成しないダミー電極となる。以上のことから、リ
ード端子と回路基板上の厚い電極とは必ずしも電気的に
接合される必要がなく、両者が機械的に接合されていれ
ば良い場合もあることになる。その他の効果は、上記第
一実施例およびその変形例の場合と同様である。
【００３４】以上説明した各実施例においては、電子部
品本体の四隅に長いリード端子を配置したり、四隅のリ
ード端子に対応する電極の厚さを厚くしたりしている
が、電子部品を回路基板上で安定に支持するためには、
その数は少なくとも三箇所であればよく、また、その配
置は適宜変更してもかまわない。
品本体の四隅に長いリード端子を配置したり、四隅のリ
ード端子に対応する電極の厚さを厚くしたりしている
が、電子部品を回路基板上で安定に支持するためには、
その数は少なくとも三箇所であればよく、また、その配
置は適宜変更してもかまわない。
【００３５】一方、他に電子部品を回路基板上で安定に
支持するために、例えば治具等を用いる場合には、長い
リード端子あるいは厚い電極の数は特に限定されず、治
具等の高さを調節することにより、電子部品のリード端
子と回路基板上の電極との間に間隙を設けることが可能
である場合には設けなくても良い。ここで、治具として
は回路基板からの高さ方向の精度が高い複数のスペーサ
や電子部品を載置できるような枠等が用いられる。
支持するために、例えば治具等を用いる場合には、長い
リード端子あるいは厚い電極の数は特に限定されず、治
具等の高さを調節することにより、電子部品のリード端
子と回路基板上の電極との間に間隙を設けることが可能
である場合には設けなくても良い。ここで、治具として
は回路基板からの高さ方向の精度が高い複数のスペーサ
や電子部品を載置できるような枠等が用いられる。
【００３６】治具等を用いる場合の電子部品の実装は、
以下に示すような方法で行われる。まず、治具を回路基
板上に載置した後、この治具を介して電子部品を回路基
板上に載置する。その際、電子部品のリード端子と回路
基板上の電極との間にはわずかな間隙（数十ミクロン程
度）を設ける。その後、前記リード端子と前記電極とを
ろう材等の接合材を用いて接合することにより、回路基
板上に電子部品を表面実装する。実装後は、治具等を除
去しても良いが、実装場所等の関係で除去できない場合
はそのまま放置してもかまわない。なお、治具等をその
まま放置する場合は、電子部品と治具および治具と回路
基板とを接合材により接合しておくことにより、電子部
品と回路基板との接合強度を強化しても良い。
以下に示すような方法で行われる。まず、治具を回路基
板上に載置した後、この治具を介して電子部品を回路基
板上に載置する。その際、電子部品のリード端子と回路
基板上の電極との間にはわずかな間隙（数十ミクロン程
度）を設ける。その後、前記リード端子と前記電極とを
ろう材等の接合材を用いて接合することにより、回路基
板上に電子部品を表面実装する。実装後は、治具等を除
去しても良いが、実装場所等の関係で除去できない場合
はそのまま放置してもかまわない。なお、治具等をその
まま放置する場合は、電子部品と治具および治具と回路
基板とを接合材により接合しておくことにより、電子部
品と回路基板との接合強度を強化しても良い。
【００３７】さらに、本発明によれば、リード端子の表
面や回路基板上に特別な加工等を施すことなく、電子回
路装置を構成する電子部品あるいは回路基板等の生産性
を向上させることができるとともに、電子部品の高集積
化にともなうリード端子の多数化および回路基板上の電
極の微細化の要求に対しても十分に対応できる電子回路
装置を提供することが可能である。
面や回路基板上に特別な加工等を施すことなく、電子回
路装置を構成する電子部品あるいは回路基板等の生産性
を向上させることができるとともに、電子部品の高集積
化にともなうリード端子の多数化および回路基板上の電
極の微細化の要求に対しても十分に対応できる電子回路
装置を提供することが可能である。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
回路基板上の電極の中心とリード端子の中心との間に相
対的な位置ずれが生じている場合でも、適正量のろう材
を用いることによりろう材接合部の接合強度を高めた電
子回路装置を提供することができる。
回路基板上の電極の中心とリード端子の中心との間に相
対的な位置ずれが生じている場合でも、適正量のろう材
を用いることによりろう材接合部の接合強度を高めた電
子回路装置を提供することができる。
【００３９】また、リード端子の表面や回路基板上に特
別な加工等を施す必要がなく、電子回路装置を構成する
電子部品あるいは回路基板等の生産性を向上させること
ができる。
別な加工等を施す必要がなく、電子回路装置を構成する
電子部品あるいは回路基板等の生産性を向上させること
ができる。
【００４０】さらに、電子部品の高集積化にともなうリ
ード端子の多数化および回路基板上の電極の微細化の要
求に対しても十分に対応できる電子回路装置を提供する
ことが可能となる。
ード端子の多数化および回路基板上の電極の微細化の要
求に対しても十分に対応できる電子回路装置を提供する
ことが可能となる。
【図１】 本発明の第一実施例の説明図。
【図２】 本発明の第一実施例の変形例の説明図。
【図３】 本発明の第二実施例の説明図。
【図４】 本発明の第二実施例の変形例の説明図。
【図５】 従来例の説明図。
【図６】 他の従来例の説明図。
１１，３１，５１ ＰＧＡ型半導体本体 ２１，４１，６１ ＱＦＰ型半導体本体 １２，３２，５２，２２，４２，６２ リード端子 １３，２３，３３，４３，５３，６３ ろう材 １４，２４，３４，４４，５４，６４ 電極 １５，２５，３５，４５，５５，６５ 回路基板 １６，２６，３６，４６ 間隙
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H05K 1/18 H05K 1/02
Claims (3)
- 【請求項１】 電子部品のリード端子と回路基板上の電
極とが接合材により接合されてなる電子回路装置におい
て、 前記回路基板上には複数の前記電極が設けられ、該電極
のうち一部の電極は、他の電極よりも該回路基板に垂直
な方向に厚く構成されており、前記一部の電極とそれに
対応する前記リード端子との間隔が、前記他の電極とそ
れに対応する前記リード端子との間隔よりも小さくなる
ように接合されてなることを特徴とする電子回路装置。 - 【請求項２】 前記一部の電極は、少なくとも３個設け
られていることを特徴とする請求項１記載の電子回路装
置。 - 【請求項３】 前記一部の電極はダミー電極であること
を特徴とする請求項１又は２のいずれか一項に記載の電
子回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238092A JP3170033B2 (ja) | 1992-03-30 | 1992-03-30 | 電子回路装置 |
| US07/953,043 US5291375A (en) | 1991-09-30 | 1992-09-29 | Printed circuit board and electric device configured to facilitate bonding |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238092A JP3170033B2 (ja) | 1992-03-30 | 1992-03-30 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283588A JPH05283588A (ja) | 1993-10-29 |
| JP3170033B2 true JP3170033B2 (ja) | 2001-05-28 |
Family
ID=14325854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10238092A Expired - Fee Related JP3170033B2 (ja) | 1991-09-30 | 1992-03-30 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3170033B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101555865B1 (ko) * | 2011-11-30 | 2015-09-25 | 광동 알파 애니메이션 앤드 컬처 컴퍼니 리미티드 | 분리 가능한 결합형 완구용 팽이 |
-
1992
- 1992-03-30 JP JP10238092A patent/JP3170033B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101555865B1 (ko) * | 2011-11-30 | 2015-09-25 | 광동 알파 애니메이션 앤드 컬처 컴퍼니 리미티드 | 분리 가능한 결합형 완구용 팽이 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283588A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291375A (en) | Printed circuit board and electric device configured to facilitate bonding | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JP3170033B2 (ja) | 電子回路装置 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH06334294A (ja) | プリント配線構造 | |
| JP2866465B2 (ja) | 電子部品 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JPH0537121A (ja) | 半導体装置実装用基板およびこれを用いた半導体装置の実装方法 | |
| JP2000357757A (ja) | 半導体装置および電子回路装置 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPH0442934Y2 (ja) | ||
| JP3270997B2 (ja) | 表面実装用電子部品 | |
| JP2923012B2 (ja) | プリント配線板 | |
| JP3237212B2 (ja) | 段付き基板の製造方法 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| JPH0637434A (ja) | Ｐｇａ型部品の面実装用印刷配線基板 | |
| JPH0414859A (ja) | 電子部品のリード端子構造 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |