JPH0528907B2 - - Google Patents

Info

Publication number
JPH0528907B2
JPH0528907B2 JP459686A JP459686A JPH0528907B2 JP H0528907 B2 JPH0528907 B2 JP H0528907B2 JP 459686 A JP459686 A JP 459686A JP 459686 A JP459686 A JP 459686A JP H0528907 B2 JPH0528907 B2 JP H0528907B2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
insulating film
metal substrate
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP459686A
Other languages
English (en)
Other versions
JPS62162349A (ja
Inventor
Akira Kazami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61004596A priority Critical patent/JPS62162349A/ja
Publication of JPS62162349A publication Critical patent/JPS62162349A/ja
Publication of JPH0528907B2 publication Critical patent/JPH0528907B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は混成集積回路の製造方法に関する。
(ロ) 従来の技術 従来の混成集積回路の製造方法は、先ず第２図
Ａに示す如く、一連の金属基板１１を準備する。
金属基板１１はアルミニウムが適しており、アル
ミニウム板の表面に陽極酸化によりアルミニウム
薄層を形成した絶縁金属板を用いる。斯る金属基
板１１には長手方向に所定の間隔で略基板１１の
巾一杯にスリツト孔１２を形成する。
次に第２図Ｂに示す如く、金属基板１１の一主
面にその一面に銅箔を貼つたポリイミド樹脂等の
フレキシブル絶縁フイルム１３を連続して接着剤
で貼着し、金属基板１１を一点鎖線で示すスリツ
ト孔１２の端部で切断して、各々の混成集積回路
基板１４に分離する。この結果金属基板１１は
個々の混成集積回路基板１４に分離されるが、絶
縁フイルム１３によつて夫々連続して接続された
まま保持される。
次に第２図Ｃに示す如く、絶縁フイルム１３上
に所望形状の導電路１５のパターンのレジストを
印刷した後に銅箔をエツチング液内に通過させて
所望の導電路１５を形成する。
最後に第２図Ｄに示す如く、所望の導電路１５
上あるいは導電路１５間にトンジスタ、集積回
路、チツプコンデンサー、チツプ抵抗等の回路素
子１６を固着し、所望の配線を行なつた後、各々
の混成集積回路基板１４の一点鎖線で示す位置を
切断して第２図Ｅに示す様なスリツト孔１２で離
間された二枚の混成集積回路基板１４を形成し、
外部リード１７を固着した後、第２図Ｆに示す如
く、スリツト孔１２の絶縁フイルム１３を折曲げ
混成集積回路基板１４の夫々の反対主面を当接さ
せて混成集積回路を完成する。
上述した同様の技術は特願昭55−169868号公報
に記載されている。
(ハ) 発明が解決しようとする問題点 しかしながら、上述した従来の製造方法では、
スリツト孔間の混成集積回路基板を切断して離間
した二枚の混成集積回路基板を形成した後、混成
集積回路基板の反対主面を当接させ混成集積回路
を形成していたので、外部リードが混成集積回路
基板と接触してシヨートする危惧を有していた。
(ニ) 問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであ
り、第１図Ａに示す如く、金属基板１の長手方向
に所定の間隔で略巾一杯のスリツト孔２を設け、
第１図Ｂに示す如く、金属基板１の一主面上に銅
箔をあらかじめ貼つてあるフレキシブル絶縁フイ
ルム３を貼着し、絶縁フイルム３上の銅箔をエツ
チングして所望の導電路５を形成し、第１図Ｃに
示す如く、金属基板１のスリツト孔２の略端部を
切断して各々の離間した混成集積回路基板４に分
離し且つ絶縁フイルム３で連続され、然る後、第
１図Ｄに示す如く、導電路５上にトランジスタ、
集積回路、チツプ抵抗、チツプコンデンサー等の
回路素子６を固着し、隣接する混成集積回路基板
４を二枚一組として且つ外部リード７が固着され
る側辺周辺から一定間隔離間した位置で絶縁フイ
ルム３を切断して第１図Ｅに示す如く、外部リー
ド７が固着される側辺に絶縁フイルム３からなる
舌片部８を形成する。
(ホ) 作用 この様に外部リード７が固着される側辺周辺か
ら一定間隔離間した位置の絶縁フイルム３を切断
することにより、絶縁フイルム３からなる舌片部
８が形成できるので外部リード７と混成集積回路
基板４とが直接接することを防ぐ。
(ヘ) 実施例 以下に図面に示した実施例に基づいて本発明を
詳細に説明する。
第１図Ａ乃至第１図Ｆは本発明の実施例を示す
混成集積回路の製造方法である。
先ず第１図Ａに示す如く、例えば巾50mm、長さ
200mm、厚さ0.5mmの金属基板１、本実施例ではア
ルミニウム基板を準備し、そのアルミニウム基板
の表面を陽極酸化して酸化アルミニウム薄層を形
成し、金属基板１には長手方向に所定の間隔で略
基板１の巾一杯の巾1.3mmのスリツト孔２をプレ
ス打抜きで形成する。
次に第１図Ｂに示す如く、金属基板１の一主面
に銅箔を貼つたポリイミド樹脂等のフレキシブル
絶縁フイルム３を連続して接着剤で貼着し、絶縁
フイルム３上に所望形状の導電路５を形成する。
導電路５はスリツト孔２を挾んで隣接する混成集
積回路基板４上に形成する様にパターンのレジス
トを印刷した後に、基板４をエツチング液内に通
過させて所望の導電路５を形成する。
次に第１図Ｃに示す如く、金属基板１を一点鎖
線で示すスリツト孔２の端部で切断して、各々の
混成集積回路基板４に分離する。金属基板１は
個々の混成集積回路基板４に分離されるが絶縁フ
イルム３によつて夫々連続して接続されたまま保
持される。
次に第２図Ｄに示す如く、所望の導電路５上あ
るいは導電路５間にトランジスタ、集積回路、チ
ツプコンデンサー、チツプ抵抗等の回路素子６を
固着し、所望の配線を行ない、外部リード７が固
着される側辺から1.3mm離間した位置または基板
４間の絶縁フイルム３を切断して舌片部８を形成
すると同時に二枚一組の混成集積回路基板４に分
離する。
次に第１図Ｅに示す如く、二枚一組づつに分離
された混成集積回路基板４上に外部リード７を固
着する。外部リード７は舌片部８が形成された側
辺周辺の導電バツド上にハンダ等で一度で固着す
る。
最後に第１図Ｆに示す如く、混成集積回路基板
４間のスリツト孔２で絶縁フイルム３を折曲げて
夫々の混成集積回路基板４の反対主面を当接させ
て混成集積回路を完成する。
斯る本発明に依れば、外部リード７が固着され
る側のスリツト孔２の略中央を切断することによ
り、絶縁フイルム３からなる舌片部８を形成する
ことができ混成集積回路基板４と外部リード７と
のシヨートを防ぐことができる。
(ト) 発明の効果 上述の如く、本発明に依れば、外部リードが固
着される側辺から1.3mm離間した位置で絶縁フイ
ルムを切断することにより、絶縁フイルムからな
る舌片部が形成でき混成集積回路基板と外部リー
ドとのシヨートを解消することができる。
また従来の製造工程をそのまま利用でき全くム
ダの無い混成集積回路の製造が行なえる。
【図面の簡単な説明】
第１図Ａ乃至第１図Ｆは本発明の実施例を示す
平面図および断面図、第２図Ａ乃至第２図Ｆは従
来例を示す平面図および断面図である。 １…金属基板、２…スリツト孔、３…絶縁フイ
ルム、４…混成集積回路基板、５…導電路、６…
回路素子、７…外部リード、８…舌片部。

Claims (1)

    【特許請求の範囲】
  1. １ 金属基板の長手方向に所定の間隔でスリツト
    孔を設け、前記金属基板の一主面上に導電金属箔
    を有するフレキシブル絶縁フイルムを連続して貼
    着し、該絶縁フイルムに所望形状の導電路を形成
    し、前記金属基板のスリツト孔の略端部を切断し
    て各々の離間した混成集積回路基板に分離し且つ
    前記絶縁フイルムで連続させ、然る後、前記導電
    路上にトランジスタ、集積回路、チツプ抵抗、チ
    ツプコンデンサー等の回路素子を固着し、隣接す
    る前記混成集積回路基板を二枚一組として前記絶
    縁フイルムを切断し、前記二枚の混成集積回路基
    板間のスリツト孔で前記絶縁フイルムを折曲げ前
    記混成集積回路基板の反対主面を当接配置する混
    成集積回路の製造方法。
JP61004596A 1986-01-13 1986-01-13 混成集積回路の製造方法 Granted JPS62162349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61004596A JPS62162349A (ja) 1986-01-13 1986-01-13 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61004596A JPS62162349A (ja) 1986-01-13 1986-01-13 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS62162349A JPS62162349A (ja) 1987-07-18
JPH0528907B2 true JPH0528907B2 (ja) 1993-04-27

Family

ID=11588421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004596A Granted JPS62162349A (ja) 1986-01-13 1986-01-13 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS62162349A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2871334B1 (fr) * 2004-06-03 2008-03-28 Bree Beauce Realisations Et Et Circuit imprime semi-flexible
US8695338B2 (en) 2010-09-09 2014-04-15 Denso Corporation Exhaust gas control apparatus for engine

Also Published As

Publication number Publication date
JPS62162349A (ja) 1987-07-18

Similar Documents

Publication Publication Date Title
ES8607673A1 (es) Procedimiento para fabricar placas conductoras flexibles con contactos de paso para elevados esfuerzos por flexion
US7081590B2 (en) Wiring board and method of fabricating tape-like wiring substrate
US5366794A (en) Tape carrier for semiconductor apparatus
EP1819209B1 (en) Wired circuit board and production method thereof
EP0147807B1 (en) Method for forming a substrate for tape automated bonding for electronic circuit elements
US4557411A (en) Interconnected solder pads and the method of soldering
JPH0528907B2 (ja)
KR20020050720A (ko) 다층 플렉시블 배선판의 제조 방법
JPH10116861A (ja) キャリアテープ、及びキャリアテープ製造方法
JPS62188345A (ja) 混成集積回路の製造方法
JPH0529395A (ja) Ｔａｂテープの製造方法
JPH0423321Y2 (ja)
JPS62145895A (ja) 混成集積回路の製造方法
JPH0152916B2 (ja)
JPH06177277A (ja) 半導体装置の製造方法
JPS5853890A (ja) 電子部品のはんだ付け方法
JPS5924542B2 (ja) 半導体装置用基板の製造方法
JPH0423322Y2 (ja)
JPS6035527A (ja) 半導体装置の製造法およびそれに用いるテ−プ
JPS6220694B2 (ja)
JPH0220860Y2 (ja)
JP2000031213A (ja) Ｔａｂテープの製造方法
JPH02237094A (ja) 混成集積回路の製造方法
JP2505827B2 (ja) フィルムキャリアの製造方法
JPH0450760B2 (ja)