JPS62162349A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS62162349A JPS62162349A JP61004596A JP459686A JPS62162349A JP S62162349 A JPS62162349 A JP S62162349A JP 61004596 A JP61004596 A JP 61004596A JP 459686 A JP459686 A JP 459686A JP S62162349 A JPS62162349 A JP S62162349A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- hybrid integrated
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路の製造方法に関する。
（ロ）従来の技術
従来の混成集積回路の製造方法は、先ず第２図Ａに示す
如く、一連の金属基板（１１）を準備する。
如く、一連の金属基板（１１）を準備する。
金属基板（１１）はアルミニウムが適しており、アルミ
ニウム板の表面に陽極酸化ｉこよりアルミニウム薄層を
形成した絶縁金属板を用いる。斯る金属基板（１１）に
は長手方向に所定の間隔て略基板（１１）の巾一杯にス
リット孔（１２）を形成する。
ニウム板の表面に陽極酸化ｉこよりアルミニウム薄層を
形成した絶縁金属板を用いる。斯る金属基板（１１）に
は長手方向に所定の間隔て略基板（１１）の巾一杯にス
リット孔（１２）を形成する。
次に第２図Ｂに示す如く、金属基板（１１）の−主面に
その一面に銅箔を貼ったポリイミド樹脂等のフレキシブ
ル絶縁フィルム（１３）を連続して接着剤で貼着し、金
属基板（１１）を一点鎖線で示すスリット孔（１２）の
端部で切断して、各々の混成集積回路基板（１４）に分
離する。この結果金属基板（１１）は個々の混成集積回
路基板（１４）に分離されるが、絶縁フィルム（１３）
によって夫々連続して接続されたまま保持される。
その一面に銅箔を貼ったポリイミド樹脂等のフレキシブ
ル絶縁フィルム（１３）を連続して接着剤で貼着し、金
属基板（１１）を一点鎖線で示すスリット孔（１２）の
端部で切断して、各々の混成集積回路基板（１４）に分
離する。この結果金属基板（１１）は個々の混成集積回
路基板（１４）に分離されるが、絶縁フィルム（１３）
によって夫々連続して接続されたまま保持される。
次に第２図Ｃに示す如く、絶縁フィル１．（１３）上に
所望形状の導電路（１５）のパターンのレジストを印刷
した後に銅箔をエツチング液内に通過させて所望の導電
路（１５）を形成する。
所望形状の導電路（１５）のパターンのレジストを印刷
した後に銅箔をエツチング液内に通過させて所望の導電
路（１５）を形成する。
最後に第２図りに示す如く、所望の導電路（１５）上あ
るいは導電路（１５）間にトランジスタ、集積回路、チ
ップコンデンサー、チップ抵抗等の回路素子（１６〉を
固着し、所望の配線を行なった後、各々の混成集積回路
基板（１４）の一点鎖線で示す位置を切断して第２図Ｅ
に示す様なスリット孔（１２）で離間された二枚の混成
集積回路基板（１４〉を形成し、外部リード（１７）を
固着した後、第２図Ｆに示す如く、スリット孔（１２）
の絶縁フィルム（１３）を折曲げ混成集積回路基板（１
４）の夫々の反対主面を当接させて混成集積回路を完成
する。
るいは導電路（１５）間にトランジスタ、集積回路、チ
ップコンデンサー、チップ抵抗等の回路素子（１６〉を
固着し、所望の配線を行なった後、各々の混成集積回路
基板（１４）の一点鎖線で示す位置を切断して第２図Ｅ
に示す様なスリット孔（１２）で離間された二枚の混成
集積回路基板（１４〉を形成し、外部リード（１７）を
固着した後、第２図Ｆに示す如く、スリット孔（１２）
の絶縁フィルム（１３）を折曲げ混成集積回路基板（１
４）の夫々の反対主面を当接させて混成集積回路を完成
する。
上述した同様の技術は特願昭５５−１６９８６８号公報
に記載きれている。
に記載きれている。
（ハ）発明が解決しようとする問題点
しかしながら、上述した従来の製造方法では、スリット
孔間の混成集積回路基板を切断して離間した二枚の混成
集積回路基板を形成した後、混成集積回路基板の反対主
面を当接させ混成集積回路を形成していたので、外部リ
ードが混成集積回路基板と接触してショートする危惧を
有していた。
孔間の混成集積回路基板を切断して離間した二枚の混成
集積回路基板を形成した後、混成集積回路基板の反対主
面を当接させ混成集積回路を形成していたので、外部リ
ードが混成集積回路基板と接触してショートする危惧を
有していた。
（ニ）問題点を解決するための手段
本発明は上述した点に鑑みてなされたものであり、第１
図Ａに示す如く、金属基板（１）の長手方向に所定の間
隔で略巾一杯のスリット孔（２）を設け、第１図Ｂに示
す如く、金属基板（１）の−主面上に銅箔をあらかじめ
貼っであるフレキシブル絶縁フィルム（３）を貼着し、
絶縁フィルム（３）上の銅箔をエツチングして所望の導
電路り５）を形成し、第１図Ｃに示す如く、金属基板（
１）のスリット孔（２）の略端部を切断して各々の離間
した混成集積回路基板（４）に分離し且つ絶縁フィルム
（３）で連続され、然る後、第１図りに示す如く、導電
路（５）上にトランジスタ、集積回路、チップ抵抗、チ
ップコンデンサー等の回路素子（６）を固着し、隣接す
る混成集積回路基板（４）を二枚一組として且つ外部リ
ード（７）が固着される側辺周辺から一定間隔離間した
位置で絶縁フィルノ、（３）を切断して第１図Ｅに示す
如く、外部リード（７）が固着される側辺に絶縁フィル
ム（３〉からなる舌片部（８）を形成する。
図Ａに示す如く、金属基板（１）の長手方向に所定の間
隔で略巾一杯のスリット孔（２）を設け、第１図Ｂに示
す如く、金属基板（１）の−主面上に銅箔をあらかじめ
貼っであるフレキシブル絶縁フィルム（３）を貼着し、
絶縁フィルム（３）上の銅箔をエツチングして所望の導
電路り５）を形成し、第１図Ｃに示す如く、金属基板（
１）のスリット孔（２）の略端部を切断して各々の離間
した混成集積回路基板（４）に分離し且つ絶縁フィルム
（３）で連続され、然る後、第１図りに示す如く、導電
路（５）上にトランジスタ、集積回路、チップ抵抗、チ
ップコンデンサー等の回路素子（６）を固着し、隣接す
る混成集積回路基板（４）を二枚一組として且つ外部リ
ード（７）が固着される側辺周辺から一定間隔離間した
位置で絶縁フィルノ、（３）を切断して第１図Ｅに示す
如く、外部リード（７）が固着される側辺に絶縁フィル
ム（３〉からなる舌片部（８）を形成する。
（ホ）作用
この様に外部リード（７）が固着される側辺周辺から一
定間隔離間した位置の絶縁フィルム（３）を切断するこ
とにより゛、絶縁フィルム（３）からなる舌片部（８）
が形成できるので外部リード（７）と混成集積回路基板
（４）とが直接接触することを防ぐ。
定間隔離間した位置の絶縁フィルム（３）を切断するこ
とにより゛、絶縁フィルム（３）からなる舌片部（８）
が形成できるので外部リード（７）と混成集積回路基板
（４）とが直接接触することを防ぐ。
くべ）実施例
以下に図面に示した実施例に基づいて本発明の詳細な説
明する。
明する。
第１図Ａ乃至第１図Ｆは本発明の実施例を示す混成集積
回路の製造方法である。
回路の製造方法である。
先ず第１図Ａに示す如く、例えば巾５Ｑｎｖｎ、長さ２
００ｍ、厚さ０．５ｎｗｎの金属基板（１）、本実施例
テハアルミニウム基板を準備し、そのアルミニウム基板
の表面を陽極酸化して酸化アルミニウム薄層を形成し、
金属基板（１）には長手方向に所定の間隔で略基板（１
）の巾一杯の巾１．３ｎＴＩｌのスリット孔（２）をプ
レス打抜きで形成する。
００ｍ、厚さ０．５ｎｗｎの金属基板（１）、本実施例
テハアルミニウム基板を準備し、そのアルミニウム基板
の表面を陽極酸化して酸化アルミニウム薄層を形成し、
金属基板（１）には長手方向に所定の間隔で略基板（１
）の巾一杯の巾１．３ｎＴＩｌのスリット孔（２）をプ
レス打抜きで形成する。
次に第１図Ｂに示す如く、金属基板（１）の−主面に銅
箔を貼ったポリイミド樹脂等のフレキシブル絶縁フィル
ム（３）を連続して接若剤で貼着し、絶縁フィルム（３
）上に所望形状の導電路（５）を形成する。導電路（５
）はスリット孔（２）を挾んで隣接する混成集積回路基
板（４）上に形成する様にパターンのレジストを印刷し
た後に、基板（４）ヲエッチング液内に通過させて所望
の導電路（５）を形成する。
箔を貼ったポリイミド樹脂等のフレキシブル絶縁フィル
ム（３）を連続して接若剤で貼着し、絶縁フィルム（３
）上に所望形状の導電路（５）を形成する。導電路（５
）はスリット孔（２）を挾んで隣接する混成集積回路基
板（４）上に形成する様にパターンのレジストを印刷し
た後に、基板（４）ヲエッチング液内に通過させて所望
の導電路（５）を形成する。
次に第１図Ｃに示す如く、金属基板（１）を一点鎖線で
示すスリット孔（２）の端部で切断して、各々の混成集
積回路基板（４）に分離する。金属基板（１）は個々の
混成集積回路基板（４）に分離されるが絶縁フィルム（
３）によって夫々連続して接続きれたまま保持される。
示すスリット孔（２）の端部で切断して、各々の混成集
積回路基板（４）に分離する。金属基板（１）は個々の
混成集積回路基板（４）に分離されるが絶縁フィルム（
３）によって夫々連続して接続きれたまま保持される。
次に第２図りに示す如く、所望の導電路（５）上あるい
は導電路（５）間にトランジスタ、集積回路、チップコ
ンデンサー、チップ抵抗等の回路素子（６）を固着し、
所望の配線を行ない、外部リード（７）が固着される側
辺から１．３ｍ離間した位置または基板（４）間の絶縁
フィルム（３）を切断して舌片部（８〉を形成すると同
時に二枚一組の混成集積回路基板＜４）に分離する。
は導電路（５）間にトランジスタ、集積回路、チップコ
ンデンサー、チップ抵抗等の回路素子（６）を固着し、
所望の配線を行ない、外部リード（７）が固着される側
辺から１．３ｍ離間した位置または基板（４）間の絶縁
フィルム（３）を切断して舌片部（８〉を形成すると同
時に二枚一組の混成集積回路基板＜４）に分離する。
次に第１図Ｅに示す如く、二枚一組づつに分離きれた混
成集積回路基板（４）上に外部リード（７）を固着する
。外部リード（７〉は舌片部（８）が形成された側辺周
辺の導電パッド上にハンダ等で一度で固着する。
成集積回路基板（４）上に外部リード（７）を固着する
。外部リード（７〉は舌片部（８）が形成された側辺周
辺の導電パッド上にハンダ等で一度で固着する。
最後に第１図Ｆに示す如く、混成集積回路基板り４）間
のスリット孔（２）で絶縁フィルム（３）を折曲げて夫
々の混成集積回路基板（４）の反対主面を当接させて混
成集積回路を完成する。
のスリット孔（２）で絶縁フィルム（３）を折曲げて夫
々の混成集積回路基板（４）の反対主面を当接させて混
成集積回路を完成する。
断る本発明に依れば、外部リード（７〉が固着される側
のスリット孔（２）の略中央を切断することにより、絶
縁フィルム（３）からなる舌片部（８〉を形成すること
ができ混成集積回路基板（４）と外部リード（７）との
ショートを防ぐことができる。
のスリット孔（２）の略中央を切断することにより、絶
縁フィルム（３）からなる舌片部（８〉を形成すること
ができ混成集積回路基板（４）と外部リード（７）との
ショートを防ぐことができる。
（ト）発明の効果
上述の如く、本発明に依れば、外部リードが固着される
側辺から１．３１１１ｍ離間した位置で絶縁フィルムを
切断することにより、絶縁フィルムからなる舌片部が形
成でき混成集積回路基板と外部リードとのショートを解
消することができる。
側辺から１．３１１１ｍ離間した位置で絶縁フィルムを
切断することにより、絶縁フィルムからなる舌片部が形
成でき混成集積回路基板と外部リードとのショートを解
消することができる。
また従来の製造工程をそのまま利用でき全くムダの無い
混成集積回路の製造が行なえる。
混成集積回路の製造が行なえる。
第１図Ａ乃至第１図Ｆは本発明の実施例を示す平面図お
よび断面図、第２図Ａ乃至第２図Ｆは従来例を示す平面
図および断面図である。 （１）・・・金属基板、 （２）・・・スリット孔、
（３）・・・絶縁フィルム、 （４）・・・混成集積回
路基板、 （５）・・・導電路、 （６）・・・回路素
子、 （７）・・・外部リード、 （８）・・・舌片部
。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 失 策１ 図 Ａ 第 １１”４Ｂ 第 １ 図 Ｃ 第１図Ｄ 第１図Ｅ 第 ２図 Ａ 第２図８ 第２閃Ｃ 第２図り 第２図Ｅ 第２１Ｆ １５ １ｂ
よび断面図、第２図Ａ乃至第２図Ｆは従来例を示す平面
図および断面図である。 （１）・・・金属基板、 （２）・・・スリット孔、
（３）・・・絶縁フィルム、 （４）・・・混成集積回
路基板、 （５）・・・導電路、 （６）・・・回路素
子、 （７）・・・外部リード、 （８）・・・舌片部
。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 失 策１ 図 Ａ 第 １１”４Ｂ 第 １ 図 Ｃ 第１図Ｄ 第１図Ｅ 第 ２図 Ａ 第２図８ 第２閃Ｃ 第２図り 第２図Ｅ 第２１Ｆ １５ １ｂ
Claims (1)
- （１）金属基板の長手方向に所定の間隔でスリット孔を
設け、前記金属基板の一主面上に導電金属箔を有するフ
レキシブル絶縁フィルムを連続して貼着し、該絶縁フィ
ルムに所望形状の導電路を形成し、前記金属基板のスリ
ット孔の略端部を切断して各々の離間した混成集積回路
基板に分離し且つ前記絶縁フィルムで連続させ、然る後
、前記導電路上にトランジスタ、集積回路、チップ抵抗
、チップコンデンサー等の回路素子を固着し、隣接する
前記混成集積回路基板を二枚一組として前記絶縁フィル
ムを切断し、前記二枚の混成集積回路基板間のスリット
孔で前記絶縁フィルムを折曲げ前記混成集積回路基板の
反対主面を当接配置する混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004596A JPS62162349A (ja) | 1986-01-13 | 1986-01-13 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004596A JPS62162349A (ja) | 1986-01-13 | 1986-01-13 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62162349A true JPS62162349A (ja) | 1987-07-18 |
| JPH0528907B2 JPH0528907B2 (ja) | 1993-04-27 |
Family
ID=11588421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004596A Granted JPS62162349A (ja) | 1986-01-13 | 1986-01-13 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62162349A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871334A1 (fr) * | 2004-06-03 | 2005-12-09 | Bree Beauce Realisations Et Et | Circuit imprime semi-flexible |
| DE102011082385A1 (de) | 2010-09-09 | 2012-04-26 | Denso Corporation | Abgassteuervorrichtung für einen Motor |
-
1986
- 1986-01-13 JP JP61004596A patent/JPS62162349A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871334A1 (fr) * | 2004-06-03 | 2005-12-09 | Bree Beauce Realisations Et Et | Circuit imprime semi-flexible |
| DE102011082385A1 (de) | 2010-09-09 | 2012-04-26 | Denso Corporation | Abgassteuervorrichtung für einen Motor |
| US8695338B2 (en) | 2010-09-09 | 2014-04-15 | Denso Corporation | Exhaust gas control apparatus for engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528907B2 (ja) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209355A (en) | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices | |
| US4571354A (en) | Tape automated bonding of integrated circuits | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| KR20010043489A (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP2000058996A (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP3427011B2 (ja) | 可撓性多層回路基板の製造法 | |
| JP3310037B2 (ja) | プリント配線板の製造方法 | |
| JP2857492B2 (ja) | Ｔａｂパッケージ | |
| JPS62162349A (ja) | 混成集積回路の製造方法 | |
| KR20020050720A (ko) | 다층 플렉시블 배선판의 제조 방법 | |
| JPH0352291A (ja) | 半円スルーホールを有するプリント基板の製造方法 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JPS62145895A (ja) | 混成集積回路の製造方法 | |
| JPH0423321Y2 (ja) | ||
| JPS62188345A (ja) | 混成集積回路の製造方法 | |
| JPH0152916B2 (ja) | ||
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JPH0442938Y2 (ja) | ||
| JPS6220694B2 (ja) | ||
| JPH0450760B2 (ja) | ||
| JPH02237094A (ja) | 混成集積回路の製造方法 | |
| JPH0249741Y2 (ja) | ||
| JPH0690067A (ja) | プリント配線板 | |
| JPS6358395B2 (ja) |