JP2003100792A - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JP2003100792A
JP2003100792A JP2001295249A JP2001295249A JP2003100792A JP 2003100792 A JP2003100792 A JP 2003100792A JP 2001295249 A JP2001295249 A JP 2001295249A JP 2001295249 A JP2001295249 A JP 2001295249A JP 2003100792 A JP2003100792 A JP 2003100792A
Authority
JP
Japan
Prior art keywords
photosensitive resin
electrode
thick film
forming
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001295249A
Other languages
English (en)
Inventor
Kazuhiko Terajima
寺嶋  一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2001295249A priority Critical patent/JP2003100792A/ja
Publication of JP2003100792A publication Critical patent/JP2003100792A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing

Abstract

(57)【要約】 【課題】 スクリーン印刷により半導体基板や回路基板
の電極間隔が狭小化された突起電極を形成する際に、ス
クリーンマスクのズレやそのマスクにろう付け材料が付
着することがあり、突起電極の高さバラツキを生じてし
まう。 【解決手段】 膜厚がほぼ均一となるようにパッド電極
が覆われた厚膜感光性樹脂をその基板表面に塗布した
後、フォトリソグラフィー法により、パッド電極表面ま
での露出孔が同一容積となり、さらに該露出孔内で露出
しているパッド電極の面積を同一とした厚膜感光性樹脂
パターンを形成し、さらに、スクリーン印刷法によりペ
ースト状のろう付け材料を該露出孔の淵まで摺り切りで
充填する。続けてそのろう付け材料を溶融して少なくと
もその頂部における縁部が丸みを帯びた形状となるよう
に突起電極を形成し、前記厚膜感光性樹脂パターンを除
去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板または
回路基板上に電極間隔を狭くして配置された複数のパッ
ド電極上へ、同じ高さの突起電極を容易に形成する方法
に関する。
【0002】
【従来の技術】近年、電子機器の小型化の要求に伴い、
半導体集積回路などを組み込んだ半導体装置が多用され
ている。この半導体装置を金属製の突起電極を介して回
路基板に接続させて実装体を形成するために、その接続
部の一方側のパッド電極に対して、前記突起電極を電気
メッキ法で形成していた。
【0003】しかし、この方法は多数の工程が必須とな
りコストが掛かるばかりか、使用後のメッキ液の廃棄等
の公害上の問題があった。そこで、より大量の突起電極
を形成でき、且つ製造工程で副産物を形成しないとされ
ている、スクリーン印刷により該突起電極を形成する方
法が考案された。その具体的な方法は、特開平05−9
0271で開示されている。
【0004】以下に、スクリーン印刷法を用いて、半導
体基板上に配置されたパッド電極上に突起電極を形成す
る方法の一例を、図2(a)から図2(d)を参酌しな
がら説明する。
【0005】まず、図2(a)に示すように、半導体基
板1の能動素子面にアルミニウムを主成分とする、0.
1μm厚のパッド電極2を配置し、そのパッド電極2の
上面が開口するようにポリイミドからなる3μm厚の配
線保護膜3を形成する。更にその上層には金属の相互拡
散を防止するためのNiからなる2μm厚のバリアメタ
ル層4と、該バリアメタル層4の上層にろう付け材料の
濡れを良好にするためのAuから成る厚み0.2μmの
表面処理膜5を形成する。続けて、このバリアメタル層
4と表面処理層5を、前記パッド電極2を完全に覆って
おり、パッド電極2よりも大きな径でパターニングして
図2(a)の構造体を得る。ここで説明した、パッド電
極2よりも大きな径とは、後で行うスクリーン印刷の印
刷マスク6の合わせ精度を考慮したマージン(配線保護
膜3の開口部から外縁部の段差部までの距離に相当す
る。)を予め表面処理層5に持たせるためのものであ
る。そのマージンは、熟練した技術者が位置合わせをす
る限界を考慮して、数百ミクロン以上が必要である。
【0006】次に、図2(b)に示すように、表面処理
層5と印刷マスク6の開口部の位置をできるだけ正確に
合わせて、印刷マスク6を半導体基板1に当接させる。
その後、該印刷マスク6上にハンダ材等のペースト状の
ろう付け材料7を供給し、スキージ8を用いてその開口
部にろう付け材料7を印刷マスク6の淵まで摺り切りで
充填する。
【0007】更に、図2(c)に示すように、前記ろう
付け材料7の印刷パターンを崩さないように印刷マスク
6を取り外す。
【0008】最後に、図2(d)に示すように、前記ろ
う材付け材料7を加熱溶融して、丸みを帯びた突起電極
9とし、従来の半導体装置が完成する。
【0009】以上、半導体基板1上のパッド電極2に突
起電極9を形成する方法について説明したが、樹脂基
板、セラミック基板、ガラスエポキシ基板、表面に絶縁
性被膜を被覆した金属基板等の回路基板上のパッド電極
へ突起電極を形成する場合も同様に形成することができ
る。
【0010】
【発明が解決しようとする課題】前記半導体装置の製造
方法は、電極間隔が十分広く、直径の大きい突起電極を
形成する場合は問題とならなかったが、半導体装置の小
型化に対応して、数百μm程度の電極間隔で半導体装置
を構成とした場合、以下の問題が生ずる。
【0011】前記半導体装置のバリアメタル層4と表面
処理層5が、それぞれの層の機能を果たすためには総厚
2〜3μmが必要となるので、図2(a)に示す表面処
理層5の縁部でそれだけの段差が形成されることとな
る。
【0012】また、電極間隔を狭くすると、従来のよう
にパッド電極2上のマージン幅も同様に狭くせざるを得
ない。具体的には100μmのパッド径で電極間隔を2
00μmとした場合、そのマージンを数十μmとしなく
てはならないのである。このマージンでは、熟練した技
術者であっても、正確に印刷マスクを当接させることは
不可能である。このように、印刷マスク6が当接すべき
位置からズレてしまうと、印刷マスク6の開口部の隅に
前記段差部(2〜3μm)があるために、隙間ができて
しまう。特に、半導体基板1と印刷マスク6がθ方向で
ズレた場合、基板中央と外周でその隙間の大きさが異な
ってしまうので、そこからろう付け材料7がはみ出して
しまい、異なる量のろう付け材料7が各パッド電極2に
供給されることとなる。
【0013】さらに、図2(c)の印刷マスク6を取り
外す工程で、ろう付け材料7が印刷マスク6から抜けき
らずに印刷マスク6に付着する現象が避けられないた
め、これもパッド電極2上に異なる量のろう付け材料7
が供給される要因となる。
【0014】以下に、電極間隔を狭小化した際に起こる
特有の問題について説明する。つまり、上述した理由に
よる、異なった量のろう付け材料7がパッド電極上に供
給されると、最終的に形成されるそれぞれの突起電極9
の大きさが異なることとなり、高さバラツキだけでな
く、横方向へ広がってしまった突起電極が形成されてし
まう。このように、突起電極9に高さバラツキが生ずる
と、実装体形成で密着力の強い箇所と弱い箇所、または
接続されない箇所等が生じ、実装体の信頼性の点で問題
となる。また、突起電極が横方向に必要以上に広がって
しまうと、ハンダブリッジを形成し易くなるのである。
このように、半導体装置上の高さバラツキと横方向に広
がった突起電極と、回路基板上の電極とを接合して実装
体を形成することは、不良を生む原因となることは明白
である。
【0015】本発明の目的は、上記課題を解決したもの
であり、突起電極の間隔の狭小化に対応でき、しかも量
産性に優れた突起電極の形成方法を提供することであ
る。
【0016】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては下記記載の突起電極の製造工程を
採用する。
【0017】すなはち、本発明において上記課題を解決
するための第1の手段は、半導体基板または回路基板の
いずれかの基板に形成されたパッド電極上への突起電極
を形成する方法であって、該基板に複数のパッド電極を
形成する第1の工程と、膜厚がほぼ均一となるように少
なくとも該パッド電極が覆われた厚膜感光性樹脂をその
基板表面に塗布した後、パッド電極表面から厚膜感光性
樹脂表面までの露出孔を、それぞれのパッド電極の露出
面積が同一であり、かつそれぞれの露出孔の容積が同一
となるようにフォトリソグラフィー法により形成して厚
膜感光性樹脂パターンとする第2の工程と、スクリーン
印刷法によりペースト状のろう付け材料を該露出孔の淵
まで摺り切りで充填する第3の工程と、該ろう付け材料
を溶融して少なくともその頂部における縁部が丸みを帯
びた形状となるように突起電極を形成する第4の工程
と、該厚膜感光性樹脂パターンを除去する第5の工程を
具備することを特徴とする。
【0018】第2の手段は、前記厚膜感光性樹脂が、不
飽和基を有するポリマーまたはプレポリマーと光重合開
始剤と重合抑制剤と溶剤から成る組成物により構成され
た光重合物質を含むことを特徴とする。第3の手段は、
前記ポリマーまたはプレポリマーが、ポリイミドに不飽
和結合を導入した感光性ポリイミドであることを特徴と
する。
【0019】
【発明の実施の形態】以下図面を参照しながら本発明の
突起電極の製造方法おける第1の実施の形態について説
明する。図1は、本発明の第1の実施の形態における半
導体装置の製造方法を示す工程断面図である。
【0020】半導体基板1に複数のパッド電極2を形成
する第1の工程と、少なくとも該パッド電極上を覆うよ
うに厚膜感光性樹脂をその基板表面に塗布した後、フォ
トリソグラフィー法により、パッド電極2の露出面積が
同一であり、かつ容積が同一となるように、それぞれの
パッド電極上に露出孔を有する厚膜感光性樹脂パターン
10を形成する第2の工程と、スクリーン印刷法により
ペースト状のろう付け材料7を該露出孔の淵まで摺り切
りで充填する第3の工程と、該ろう付け材料7を溶融し
てその端面の縁部が曲面となるように突起電極9を形成
する第4の工程と、前記厚膜感光性樹脂パターン10を
除去する第5の工程を具備することを特徴とする。
【0021】まず、第1の工程は、従来技術と同様に、
半導体基板1の能動素子面にパッド電極2を形成し、そ
のパッド電極2が開口するように配線保護膜3を配す
る。そして必要に応じて、その上層にバリアメタル層4
及び表面処理層5を配する。
【0022】更に、第2の工程で、少なくともその半導
体基板1に形成された全てのパッド電極2を覆うよう
に、できるだけ基板内での厚みが均一となる条件で、液
状の厚膜感光性樹脂を周知のスピンコート法で塗布す
る。このほか、フィルム状の厚膜感光性樹脂を周知のラ
ミネート手段で張り付けても良い。この厚膜感光性樹脂
の一般的な光重合物質は、不飽和基を有するポリマーま
たはプレポリマーと光重合開始剤と重合抑制剤と溶剤か
ら成る組成物を用いることができるが、同じ機能を示す
ものであれば、他の構成であっても構わない。また、前
記ポリマーまたはプレポリマーとして、アクリル樹脂、
アジド化合物、感光性ポリイミド等を用いることができ
る。この中でポリイミドに不飽和結合を導入した感光性
ポリイミドが最も好ましい。それは、塗膜の耐熱性と基
材への密着に優れるからであるからである。
【0023】また、厚膜感光性樹脂の厚みは、30μm
以上であることが好ましい。これは、通常、良好な実装
体を形成するために、必要な突起電極の高さから規定し
た数値である。半導体装置の構成と、実装方法により突
起電極の構成が異なるため、一概に突起電極の高さを特
定することはできないが、電極間隔を狭小化したフリッ
プ・チップ実装構を想定した場合、少なくとも30μm
の高さを有することが好ましからである。
【0024】更に、フォトリソグラフィー法によりその
厚膜感光性樹脂をパターニングする。その際に、パッド
電極2(図2(b)の場合は表面処理層5)の露出面積
が同一であり、さらにその容積が同一となるように露出
孔が形成された厚膜感光性樹脂パターン10とすること
が重要である。本発明によれば、印刷マスクを用いない
で、フォトリソグラフィー法により、厚膜感光性樹脂パ
ターン10を形成するので、その露出孔を形成する位置
を正確に合わせることができる。
【0025】このように、厚膜感光性樹脂の高さを基板
内でできるだけ均一とし、更にフォトリソグラフィー法
により露出孔を同一容積となるように厚膜感光性樹脂パ
ターン10を形成することで、後の工程で同量のペース
ト状のろう付け材料7をその露出孔に充填することがで
きるのである。また、その露出孔の径や厚膜感光性樹脂
の高さを調節することで、最終的に形成される突起電極
の幅と高さを制御することができる。
【0026】続けて、第3工程で、周知のスクリーン印
刷法により、ペースト状のろう付け材料7を前記露出孔
の淵まで摺切りで充填する。ペースト状のろう付け材料
7としては電気接続に一般的に用いられるハンダ粉末を
液状フラックスに分散したペーストを用いることが出来
る。印刷条件は、ろう付け材料の種類によって決めた条
件であり、特別な条件は必要ない。ただし、印刷マスク
として厚膜感光性樹脂を使用しているので、その厚膜感
光性樹脂表面をなるべく削らない材質のスキージとして
ゴム製の物を用いることが好ましい。
【0027】次に、第4工程で、ろう付け材料7が溶融
する温度で加熱・溶融し、その頂部における縁部が丸み
を帯びた形状となるようにした。通常、パッド電極2上
に形成されたペースト材は、ろう材の表面張力により、
その直径が大きくなる方向に広がり、高さが低くなって
略球面形状の突起電極9が形成される。しかし、本発明
によれば、前記厚膜感光性樹脂パターン10が横方向へ
のろう付け材料7の広がりを抑えるため、ろう材の頂部
の縁部のみが丸みを帯びた形状となり、結果的に高さ方
向だけが伸びた突起電極9とすることができるのであ
る。
【0028】最後に、第5の工程で、市販の剥離液を用
いたウェット処理、不活性ガス等を用いたドライアッシ
ング等の手段により、前記厚膜感光性樹脂パターン10
を除去して、目的の半導体装置が完成する。
【0029】上記の説明のごとく本発明によれば、印刷
マスクを用いないで、パッド電極2上の正確な位置に高
さ方向だけを伸ばした突起電極9を形成することができ
るので、電極が狭小化された半導体装置の突起電極9の
形成に十分対応できる。
【0030】さらに、本発明の突起電極の形成方法は、
従来技術の様に、半導体装置側のパッド電極上のみなら
ず、回路基板側の電極上にも形成することができること
は言うまでもない。
【0031】(実施例)本発明の、第1の実施の形態に
おける、第1から第5の工程について以下に詳細に説明
する。図1(a)から(d)は、本発明の第1の実施の
形態の製造工程を説明するための工程断面図である。
【0032】図1(a)に第1の工程を示す。はじめ
に、半導体基板1の能動素子面にアルミニウムを主成分
とする、0.1μm厚のパッド電極2を配置し、そのパ
ッド電極2の上面が開口するようにポリイミドからなる
3μm厚の配線保護膜3を形成する。更にその上層には
金属の相互拡散を防止するためのNiからなる2μm厚
のバリアメタル層4と、該バリアメタル層4の上層にろ
う付け材料の濡れを良好にするためのAuから成る厚み
0.2μm表面処理膜5を形成した。
【0033】図1(b)に第2の工程を示す。前記半導
体基板1に液状の感光性ポリイミドをポリイミドの粘度
とスピンコーターの回転数を選択して乾燥後膜厚がほぼ
30μmとなるようにスピンコーターを用いて塗布し、
続けて前記液状感光性ポリイミドの溶剤を約80℃で2
0分程度乾燥して硬化させた。そののち、フォトマスク
と紫外線露光器を用いて露光し、感光性ポリイミドに市
販の現像液を用いて現像しパッド電極上に露出孔が形成
された厚膜感光性樹脂パターン10とした。
【0034】図1(c)は、前記厚膜感光性樹脂パター
ン10の露出孔に、ペースト状のろう付け材料7を充填
する第3の工程を示す工程断面図である。前述のように
厚膜感光性樹脂パターン10を設けた後、ろう付け材料
7としてハンダペーストを前記厚膜感光性樹脂パターン
10上に供給し、ゴム製スキージ8によって擦り切りで
露出孔の淵まで充填した。この時のスキージ8印可圧力
は0.075MPa、スキージ移動速度を15mm/s
ecとして実施したところ、前記露出孔に等量のハンダ
ペーストが充填させることができた。
【0035】図1(d)は、ろう付け材料7を溶融させ
てパッド電極2上に突起電極9を形成する第3の工程を
示す工程断面図である。前述の工程で、厚膜感光性樹脂
パターン10の露出孔にハンダペーストが等量供給され
た半導体基板1を、250℃に設定したホットプレート
上に約10秒間置き、前記ハンダペーストを加熱溶融さ
せてその頂部の縁部が少なくとも丸みを帯びた形状(図
1dの場合は略球面形状)を有する突起電極9を得た。
【0036】図1(e)は、前記厚膜感光性樹脂パター
ン10を除去する第4の工程を示す工程断面図である。
本実施例では突起電極9を形成した後、感光性ポリイミ
ドに市販の剥離液を用いて前記厚膜感光性樹脂パターン
10を除去し、目的の突起電極を形成した。
【0037】上記説明のごとく、本発明によれば、半導
体基板1上の電極間隔を狭小化したパッド電極2上に突
起電極9を容易に形成できることを確認した。
【0038】また、本実施例において、半導体基板1上
のパッド電極2上に突起電極9を形成する場合について
説明したが、全く同じ方法で樹脂基材、セラミック基
材、ガラスエポキシ基材等で構成された回路基板上上に
突起電極を形成することができる。
【0039】
【発明の効果】本発明の実施形態の半導体装置の製造方
法によれば、電極間隔が狭小化された半導体装置上のパ
ッド電極上に横方向の成長を抑制し、高さ方向だけを伸
ばした高さバラツキのない突起電極を容易に形成するこ
とができる。
【0040】また、全く同じ方法で、樹脂基材、セラミ
ック基材、ガラスエポキシ基材等で構成された回路基板
上の電極への突起電極の形成にも適用できる。
【0041】なお、本発明は、多数の狭小化されたパッ
ド電極上に高さバラツキのない突起電極を一度に形成で
き、量産性に優れた製造方法であることは言うまでもな
い。
【図面の簡単な説明】
【図1】 本発明の実施の形態における半導体基板上の
突起電極の製造方法を示す工程断面図である。
【図2】 従来技術における半導体装置の突起電極の製
造方法を示す工程断面図である。
【符号の説明】
1 半導体基板 2 パッド電極 3 配線保護膜 4 バリアメタル層 5 表面処理膜 7 ろう付け材料 8 スキージ 9 突起電極 10 厚膜感光性樹脂パターン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板または回路基板のいずれかの
    基板に形成されたパッド電極上への突起電極を形成する
    方法であって、該基板に複数のパッド電極を形成する第
    1の工程と、膜厚がほぼ均一となるように少なくとも該
    パッド電極が覆われた厚膜感光性樹脂をその基板表面に
    塗布した後、パッド電極表面から厚膜感光性樹脂表面ま
    での露出孔を、それぞれのパッド電極の露出面積が同一
    であり、かつそれぞれの露出孔の容積が同一となるよう
    にフォトリソグラフィー法により形成した厚膜感光性樹
    脂パターンとする第2の工程と、スクリーン印刷法によ
    りペースト状のろう付け材料を該露出孔の淵まで摺り切
    りで充填する第3の工程と、該ろう付け材料を溶融して
    少なくともその頂部における縁部が丸みを帯びた形状と
    なるように突起電極を形成する第4の工程と、該厚膜感
    光性樹脂パターンを除去する第5の工程を具備すること
    を特徴とする突起電極の形成方法。
  2. 【請求項2】 前記厚膜感光性樹脂が、不飽和基を有す
    るポリマーまたはプレポリマーと光重合開始剤と重合抑
    制剤を含む組成物により構成された光重合物質を含むこ
    とを特徴とする請求項1に記載の突起電極の形成方法。
  3. 【請求項3】 前記ポリマーまたはプレポリマーが、ポ
    リイミドに不飽和結合を導入した感光性ポリイミドであ
    ることを特徴とする請求項2に記載の突起電極の形成方
    法。
JP2001295249A 2001-09-27 2001-09-27 突起電極の形成方法 Pending JP2003100792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001295249A JP2003100792A (ja) 2001-09-27 2001-09-27 突起電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295249A JP2003100792A (ja) 2001-09-27 2001-09-27 突起電極の形成方法

Publications (1)

Publication Number Publication Date
JP2003100792A true JP2003100792A (ja) 2003-04-04

Family

ID=19116715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295249A Pending JP2003100792A (ja) 2001-09-27 2001-09-27 突起電極の形成方法

Country Status (1)

Country Link
JP (1) JP2003100792A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1167955A2 (de) * 2000-06-30 2002-01-02 DaimlerChrysler AG Hochtemperaturstoffsensor
JP2006210888A (ja) * 2005-01-28 2006-08-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
KR101015549B1 (ko) 2009-04-17 2011-02-17 주식회사 이건창호 염료감응형 태양전지의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1167955A2 (de) * 2000-06-30 2002-01-02 DaimlerChrysler AG Hochtemperaturstoffsensor
EP1167955A3 (de) * 2000-06-30 2003-10-29 DaimlerChrysler AG Hochtemperaturstoffsensor
JP2006210888A (ja) * 2005-01-28 2006-08-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
KR101015549B1 (ko) 2009-04-17 2011-02-17 주식회사 이건창호 염료감응형 태양전지의 제조방법

Similar Documents

Publication Publication Date Title
US6756253B1 (en) Method for fabricating a semiconductor component with external contact polymer support layer
US6180504B1 (en) Method for fabricating a semiconductor component with external polymer support layer
JP3588027B2 (ja) Icチップを基板に接合する方法
US7579684B2 (en) Methods for packing microfeature devices and microfeature devices formed by such methods
JP3056192B1 (ja) 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
JP2000058709A (ja) 突起電極構造および突起電極形成方法
JP3549017B2 (ja) フリップチップ実装方法
US6047637A (en) Method of paste printing using stencil and masking layer
JP2003100792A (ja) 突起電極の形成方法
WO2002080269A2 (en) Method and structure for ex-situ polymer stud grid array contact formation
EP0645807A1 (en) Semiconductor device
JPH0223623A (ja) 電極の形成方法
JPH10163608A (ja) プリント配線板及びその製造方法
JPH05152376A (ja) 半導体装置の接続構造
US20060108399A1 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2838538B2 (ja) プリント配線板
JPH11191673A (ja) はんだプリコート方法
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JP3926335B2 (ja) フリップチップ実装体およびそのための回路基板
TWI263315B (en) Leadframe, semiconductor package and method for manufacturing the same
JPH09326412A (ja) ハンダボールの取り付け方法
JPH06104315A (ja) 半導体パッケージとその製造方法
JP2004080005A (ja) 半導体装置および製造方法と感光性液状封止樹脂
JPH04219935A (ja) 接続端子の製造方法