JPH06104315A - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法

Info

Publication number
JPH06104315A
JPH06104315A JP24845692A JP24845692A JPH06104315A JP H06104315 A JPH06104315 A JP H06104315A JP 24845692 A JP24845692 A JP 24845692A JP 24845692 A JP24845692 A JP 24845692A JP H06104315 A JPH06104315 A JP H06104315A
Authority
JP
Japan
Prior art keywords
conductor pattern
thin film
film
insulating substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24845692A
Other languages
English (en)
Inventor
Yuji Ohori
祐二 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Integrated Microtechnology Ltd filed Critical Fujitsu Ltd
Priority to JP24845692A priority Critical patent/JPH06104315A/ja
Publication of JPH06104315A publication Critical patent/JPH06104315A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体パッケージの構造とその製造方法に関
し、ボンディングパッドの剥離を防止すること、及び位
置合わせマークの寸法精度を高めることを目的とする。 【構成】 絶縁基体1上に薄膜導体パターン2を形成
し、これらの上に感光性ポリイミド樹脂膜を被着し、こ
れを選択的に露光、現像することによりパターニングし
て耐熱性絶縁膜3を形成する。この耐熱性絶縁膜3は薄
膜導体パターン2と絶縁基体1の表面を覆うが、薄膜導
体パターン2のボンディングパッドとなる部位ではその
周縁部を残してその表面が露出するように、即ち、絶縁
基体1上の耐熱性絶縁膜3がボンディングパッドの周縁
部上に張り出すように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体パッケージの構造
とその製造方法に関する。近年、半導体装置は高密度実
装の要求に対応して、半導体チップにTAB( Tape Aut
omated Bonding )方式でリードの一端をボンディング
し、このリード(以下、TABリードと記す)の他端を
パッケージの導体パターン(ボンディングパッド)にボ
ンディングする方式が広く採用されるようになってい
る。このTABリードは微細化・小ピッチ化が進められ
ているため、セラミックパッケージにあっては導体パタ
ーンを薄膜法で形成することが多くなって来た。
【0002】この薄膜法は、パッケージの絶縁基体上に
スパッタリング法、蒸着法等により金属を被着し、これ
をフォトエッチング法(フォトリソグラフィ)により所
望の形状にパターニングするものであり、微細パターン
を精度よく形成することが出来る。
【0003】
【従来の技術】従来の半導体パッケージとその製造方法
を図4及び図5を参照しながら説明する。
【0004】図4 (A)〜(C) は従来例を示す図(その
一)である。同図において、図1と同じものには同一の
符号を付与した。1は絶縁基体、2は薄膜導体パター
ン、3は耐熱性絶縁膜である。耐熱性絶縁膜3は薄膜導
体パターン2と半導体チップとのショートを防ぐ目的で
設けたものであり、薄膜導体パターン2と絶縁基体1の
双方の表面を覆っているが、薄膜導体パターン2のTA
Bリード用ボンディングパッドとなる部位とその近傍で
は耐熱性絶縁膜3はなく、絶縁基体1と薄膜導体パター
ン2の双方の表面が露出している。但し絶縁基体1の表
面については、パターン間のショートを防ぐ目的で被覆
することがある。
【0005】図5 (A),(B) は従来例を示す図(その
二)である。この例では、薄膜導体パターン2が位置合
わせマークである。このマークはTABリードとボンデ
ィングパッドとの位置合わせに使用するものであり、こ
の部位では耐熱性絶縁膜3は除去されて、薄膜導体パタ
ーン2の表面とその周辺の絶縁基体1の表面は露出して
いる。この位置合わせマークとなる薄膜導体パターン2
はボンディングパッドとなる薄膜導体パターン2と同時
に、フォトエッチング法で形成する。
【0006】
【発明が解決しようとする課題】ところが、このような
半導体パッケージでは、TABリード用のボンディング
パッドは極めて幅が狭く、しかもエッチングの際にアン
ダカットされていることが多いから、絶縁基体との密着
強度が低い。これにTABリードをボンディングするこ
とにより密着強度が更に低下して、剥離することがあ
る。これを防ぐためには、ボンディング条件を厳しくす
る必要がある。又、位置合わせマークにおいては、寸法
がエッチング条件等に左右されてばらつき、位置合わせ
精度を低下させることがある。従来の半導体パッケージ
にはこのような問題があった。
【0007】本発明は、このような問題を解決して、ボ
ンディングパッドの剥離を防止し、或いは位置合わせマ
ークの寸法精度を高めることが可能な半導体パッケージ
とその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】この目的は本発明によれ
ば、〔1〕絶縁基体と、該絶縁基体上に選択的に形成さ
れた薄膜導体パターンと、該絶縁基体の露出部上面から
該薄膜導体パターンの周縁部上面に延在する耐熱性絶縁
被膜とを有することを特徴とする半導体パッケージとす
ることで、〔2〕前記〔1〕において、前記薄膜導体パ
ターンのボンディングパッド部分近傍に前記絶縁基体が
露出する孔が設けられており、該薄膜導体パターンの上
面から該孔内を含む該絶縁基体上面に延在する耐熱性絶
縁被膜を有するように構成することで、〔3〕絶縁基体
上に薄膜導体パターンを形成する工程と、該薄膜導体パ
ターン及び該絶縁基体の表面に感光性ポリイミド樹脂膜
を形成する工程と、該感光性ポリイミド樹脂膜を選択的
に露光及び現像することによりパターニングして該絶縁
基体の露出部上面から該薄膜導体パターンの周縁部上面
に延在する耐熱性絶縁被膜を形成する工程とを含むこと
を特徴とする半導体パッケージの製造方法とすること
で、達成される。
【0009】
【作用】本発明のパッケージでは、絶縁基体表面に密着
しているポリイミド樹脂の耐熱性絶縁膜がボンディング
パッドの上面にも僅かながら張り出して密着しているか
ら、TABリードをボンディングすることによってこの
ボンディングパッド部分の密着強度が低下しても、剥離
しにくい。
【0010】尚、導体パターンのボンディング領域は周
囲を耐熱性絶縁膜の壁に囲まれるからボンディング時に
ロウ材が他に流出することがない。従って、バンプのロ
ウ材を節減することが出来る。
【0011】又、第二の実施例では、ポリイミド樹脂膜
がボンディングパッド近傍の導体パターンに設けた孔内
でも絶縁基体表面に密着しているから、上記の効果を高
めることになる。絶縁基体の表層がポリイミド樹脂の場
合に特に有効である。
【0012】本発明の製造方法では、耐熱性絶縁膜に感
光性ポリイミド樹脂を使用し、その樹脂自体を露光・現
像してパターニングする方法としたから、レジストパタ
ーンをマスクとしてエッチングすることによりパターニ
ングする場合に比して高精度のパターンが得られる。従
って、この方法で導体パターンを露出させ、この絶縁膜
と導体パターン表面とでコントラストを得る位置合わせ
マークとすることにより、絶縁基体表面と導体パターン
とでコントラストを得る場合よりも位置合わせ精度を向
上させることが出来る。
【0013】
【実施例】本発明に係る半導体パッケージとその製造方
法の実施例を図1〜図3を参照しながら説明する。
【0014】図1 (A)〜(C) は本発明の第一の実施例を
示す図である。同図において、1はセラミック又はポリ
イミド樹脂(但し多層構造の場合)からなる絶縁基体、
2は金属(例えば Au/Ni/Cu )からなる薄膜導体パター
ン、3はポリイミド樹脂からなる耐熱性絶縁膜である。
耐熱性絶縁膜3は薄膜導体パターン2と絶縁基体1の表
面を覆っているが、薄膜導体パターン2のTABリード
用ボンディングパッドとなる部位では、その周縁部を残
して開孔部3aが形成されており、この部分では薄膜導体
パターン2の表面が露出している。
【0015】このような構造の半導体パッケージは、次
のようにして製造する。先ず絶縁基体1上にスパッタリ
ング法、蒸着法等により金属を被着し、これをフォトエ
ッチング法によりパターニングして薄膜導体パターン2
を形成する。次にこれらの上に感光性ポリイミド樹脂を
塗布し、パターンマスクを介して露光した後、現像し
て、薄膜導体パターン2のボンディングパッドとなる部
位の樹脂を除去し、開孔部3aを形成する。この際、薄膜
導体パターン2の周縁部上には樹脂を残す。その後、こ
の樹脂を加熱して耐熱性絶縁膜3を得て、工程を完了す
る。
【0016】図2 (A),(B) は本発明の第二の実施例を
示す図である。この例では、薄膜導体パターン2のボン
ディングパッドとなる部位の近傍に孔2aが設けられてお
り、この孔2a内には耐熱性絶縁膜3のポリイミド樹脂が
充填されている。尚、この孔2aは、薄膜導体パターン2
を形成する工程で形成する。
【0017】図3 (A),(B) は本発明の第三の実施例を
示す図である。この例では、薄膜導体パターン2が位置
合わせマークである。耐熱性絶縁膜3には薄膜導体パタ
ーン2上にその周縁部を残して孔3aが設けられている。
この孔3aの寸法が所望の位置合わせマークの寸法に等し
く、従って、薄膜導体パターン2の寸法は孔3aのそれよ
り充分に大きい。
【0018】本発明は以上の実施例に限定されることな
く、更に種々変形して実施することが出来る。
【0019】
【発明の効果】以上説明したように、本発明によれば、
ボンディングパッドの剥離を防止し、或いは位置合わせ
マークの寸法精度を高めることが可能な半導体パッケー
ジとその製造方法を提供することが出来、半導体装置製
造の歩留り向上、半導体装置の信頼性向上等に寄与す
る。
【図面の簡単な説明】
【図1】 本発明の第一の実施例を示す図である。
【図2】 本発明の第二の実施例を示す図である。
【図3】 本発明の第三の実施例を示す図である。
【図4】 従来例を示す図(その一)である。
【図5】 従来例を示す図(その二)である。
【符号の説明】
1 絶縁基体 2 薄膜導体パターン 2a 開孔部 3 耐熱性絶縁膜 3a 孔

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基体と、 該絶縁基体上に選択的に形成された薄膜導体パターン
    と、 該絶縁基体の露出部上面から該薄膜導体パターンの周縁
    部上面に延在する耐熱性絶縁被膜とを有することを特徴
    とする半導体パッケージ。
  2. 【請求項2】 前記薄膜導体パターンのボンディングパ
    ッド部分近傍に前記絶縁基体が露出する孔が設けられて
    おり、 該薄膜導体パターンの上面から該孔内を含む該絶縁基体
    上面に延在する耐熱性絶縁被膜を有することを特徴とす
    る請求項1記載の半導体パッケージ。
  3. 【請求項3】 絶縁基体上に薄膜導体パターンを形成す
    る工程と、 該薄膜導体パターン及び該絶縁基体の表面に感光性ポリ
    イミド樹脂膜を形成する工程と、 該感光性ポリイミド樹脂膜を選択的に露光及び現像する
    ことによりパターニングして該絶縁基体の露出部上面か
    ら該薄膜導体パターンの周縁部上面に延在する耐熱性絶
    縁被膜を形成する工程とを含むことを特徴とする半導体
    パッケージの製造方法。
JP24845692A 1992-09-18 1992-09-18 半導体パッケージとその製造方法 Withdrawn JPH06104315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24845692A JPH06104315A (ja) 1992-09-18 1992-09-18 半導体パッケージとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24845692A JPH06104315A (ja) 1992-09-18 1992-09-18 半導体パッケージとその製造方法

Publications (1)

Publication Number Publication Date
JPH06104315A true JPH06104315A (ja) 1994-04-15

Family

ID=17178409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24845692A Withdrawn JPH06104315A (ja) 1992-09-18 1992-09-18 半導体パッケージとその製造方法

Country Status (1)

Country Link
JP (1) JPH06104315A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138263A (ja) * 2013-04-08 2013-07-11 Renesas Electronics Corp 樹脂封止型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3096061B2 (ja) フリップチップ実装のためのマイクロバンプの製造方法
US6798064B1 (en) Electronic component and method of manufacture
JPH05251455A (ja) 半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
JPH05144823A (ja) 高密度バンプ形成方法
JP2000150518A (ja) 半導体装置の製造方法
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
JPH06104315A (ja) 半導体パッケージとその製造方法
JPH0410235B2 (ja)
JP3410651B2 (ja) 半導体装置及びその製造方法
JPS6341238B2 (ja)
JPH0661233A (ja) 半導体装置の製造方法
JPS6348427B2 (ja)
JPH05283412A (ja) 半導体装置,およびその製造方法
JP3877691B2 (ja) 半導体装置
JP3526529B2 (ja) 半導体装置の製造方法
JPH09232321A (ja) バンプ電極及びその製造方法
JP3722784B2 (ja) 半導体装置
JPS604221A (ja) 半導体装置の製造方法
JPH05183018A (ja) Tab用テープキャリアの製造方法
JPH09298219A (ja) Tabテープキャリアの製造方法
JP2003100792A (ja) 突起電極の形成方法
JP2887370B2 (ja) 半導体装置の製造方法
JPS60170944A (ja) 半導体装置と基板の取付方法
JPS58161346A (ja) 金属突起電極の形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130