JPH05152376A - 半導体装置の接続構造 - Google Patents
半導体装置の接続構造Info
- Publication number
- JPH05152376A JPH05152376A JP3338013A JP33801391A JPH05152376A JP H05152376 A JPH05152376 A JP H05152376A JP 3338013 A JP3338013 A JP 3338013A JP 33801391 A JP33801391 A JP 33801391A JP H05152376 A JPH05152376 A JP H05152376A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- semiconductor device
- film carrier
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05559—Shape in side view non conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 スクリーン印刷による絶縁層を有するフィル
ムキャリアに、より一層微細化した電極を有する半導体
装置を搭載する。 【構成】 フィルムキャリア１１は、フィルム基板１２
の上面にパターン形成された導電層１３の上面のうち開
口部１４を形成すべき開口部形成領域にフォトレジスト
層を設け、開口部形成領域以外の領域にスクリーン印刷
により絶縁層１５を形成し、この後フォトレジスト層を
剥離することにより、絶縁層１５に開口部形成領域に対
応した開口部１４が形成され、該開口部１４における導
電層１３上に半田層１６が設けられた構造となってい
る。この場合、微細パターン形成可能なフォトレジスト
層の端面で印刷範囲が規制されることにより、例えば開
口部１４の大きさを１００μｍ、そのピッチを２００μ
ｍ程度とより一層微細化することができる。したがっ
て、より一層微細化した電極を有する半導体装置１をフ
ィルムキャリア１１上に搭載することができる。
ムキャリアに、より一層微細化した電極を有する半導体
装置を搭載する。 【構成】 フィルムキャリア１１は、フィルム基板１２
の上面にパターン形成された導電層１３の上面のうち開
口部１４を形成すべき開口部形成領域にフォトレジスト
層を設け、開口部形成領域以外の領域にスクリーン印刷
により絶縁層１５を形成し、この後フォトレジスト層を
剥離することにより、絶縁層１５に開口部形成領域に対
応した開口部１４が形成され、該開口部１４における導
電層１３上に半田層１６が設けられた構造となってい
る。この場合、微細パターン形成可能なフォトレジスト
層の端面で印刷範囲が規制されることにより、例えば開
口部１４の大きさを１００μｍ、そのピッチを２００μ
ｍ程度とより一層微細化することができる。したがっ
て、より一層微細化した電極を有する半導体装置１をフ
ィルムキャリア１１上に搭載することができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の接続構造
に関する。
に関する。
【０００２】
【従来の技術】半導体装置の分野では、電極を有し、Ｉ
Ｃチップ等からなる半導体装置をフィルムキャリア上に
搭載することがある。この場合、フィルムキャリアは、
一般に、ポリイミド等の樹脂からなるフィルム基板の上
面にパターン形成された導電層を保護したり絶縁性を確
保したりするために、導電層を含むフィルム基板の上面
全体に絶縁層が設けられた構造となっている。
Ｃチップ等からなる半導体装置をフィルムキャリア上に
搭載することがある。この場合、フィルムキャリアは、
一般に、ポリイミド等の樹脂からなるフィルム基板の上
面にパターン形成された導電層を保護したり絶縁性を確
保したりするために、導電層を含むフィルム基板の上面
全体に絶縁層が設けられた構造となっている。
【０００３】ところで、このようなフィルムキャリア上
に半導体装置を搭載する場合、導電層の所定の個所に対
応する部分の絶縁層に平面方形状の開口部を形成し、こ
の開口部を介して露出された導電層に半導体装置の電極
を半田を介して接続することにより、フィルムキャリア
上に半導体装置を搭載するようにしている。この場合、
平面方形状の開口部を有する絶縁層を形成する方法とし
てスクリーン印刷がある。このスクリーン印刷によれ
ば、フィルム基板上に所定パターンを有したスクリーン
マスクを一定の間隔をおいて平行に配置し、スキージで
スクリーンマスクを押え付けて絶縁性インクを押し出す
という一工程で、フィルム基板上等に平面方形状の開口
部を有する絶縁層を簡単にかつ短時間で形成することが
できる。
に半導体装置を搭載する場合、導電層の所定の個所に対
応する部分の絶縁層に平面方形状の開口部を形成し、こ
の開口部を介して露出された導電層に半導体装置の電極
を半田を介して接続することにより、フィルムキャリア
上に半導体装置を搭載するようにしている。この場合、
平面方形状の開口部を有する絶縁層を形成する方法とし
てスクリーン印刷がある。このスクリーン印刷によれ
ば、フィルム基板上に所定パターンを有したスクリーン
マスクを一定の間隔をおいて平行に配置し、スキージで
スクリーンマスクを押え付けて絶縁性インクを押し出す
という一工程で、フィルム基板上等に平面方形状の開口
部を有する絶縁層を簡単にかつ短時間で形成することが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このようなフィルムキャリアでは、絶縁性インクが粘性
を有しているので、印刷直後における絶縁層ににじみが
生じ、またスキージでスクリーンマスクを押え付けてい
るので、スクリーンマスクが伸縮して印刷位置にずれが
生じ、このようなことから開口部の大きさとして２００
μｍ角程度が限界であり、またそのピッチも４００μｍ
程度が限界である。したがって、半導体装置の電極をよ
り一層微細化することができても、このようなフィルム
キャリアには搭載することができないという問題があっ
た。この発明の目的は、スクリーン印刷による絶縁層を
有するフィルムキャリアに、より一層微細化した電極を
有する半導体装置を搭載することのできる半導体装置の
接続構造を提供することにある。
このようなフィルムキャリアでは、絶縁性インクが粘性
を有しているので、印刷直後における絶縁層ににじみが
生じ、またスキージでスクリーンマスクを押え付けてい
るので、スクリーンマスクが伸縮して印刷位置にずれが
生じ、このようなことから開口部の大きさとして２００
μｍ角程度が限界であり、またそのピッチも４００μｍ
程度が限界である。したがって、半導体装置の電極をよ
り一層微細化することができても、このようなフィルム
キャリアには搭載することができないという問題があっ
た。この発明の目的は、スクリーン印刷による絶縁層を
有するフィルムキャリアに、より一層微細化した電極を
有する半導体装置を搭載することのできる半導体装置の
接続構造を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、電極上に半
田バンプを有する半導体装置と、フィルム基板の上面に
パターン形成された導電層の上面のうち絶縁層開口部を
形成すべき開口部形成領域内で少なくともその周囲にフ
ォトレジスト層を設け、前記開口部形成領域以外の領域
にスクリーン印刷により絶縁層を形成し、この後前記フ
ォトレジスト層を剥離することにより、前記絶縁層に前
記開口部形成領域に対応した開口部が形成されたフィル
ムキャリアとを具備し、前記半導体装置の前記半田バン
プを前記フィルムキャリアの前記開口部における前記導
体層に接続したものである。
田バンプを有する半導体装置と、フィルム基板の上面に
パターン形成された導電層の上面のうち絶縁層開口部を
形成すべき開口部形成領域内で少なくともその周囲にフ
ォトレジスト層を設け、前記開口部形成領域以外の領域
にスクリーン印刷により絶縁層を形成し、この後前記フ
ォトレジスト層を剥離することにより、前記絶縁層に前
記開口部形成領域に対応した開口部が形成されたフィル
ムキャリアとを具備し、前記半導体装置の前記半田バン
プを前記フィルムキャリアの前記開口部における前記導
体層に接続したものである。
【０００６】
【作用】この発明によれば、開口部形成領域内で少なく
ともその周囲に微細パターン形成可能なフォトレジスト
層を形成した状態で開口部形成領域以外の領域にスクリ
ーン印刷により絶縁層を形成したフィルムキャリアを用
いているので、フォトレジスト層の端面で印刷範囲が規
制されることにより、開口部の大きさおよびそのピッチ
をより一層微細化することができ、したがってスクリー
ン印刷による絶縁層を有するフィルムキャリアに、より
一層微細化した電極を有する半導体装置を搭載すること
ができる。
ともその周囲に微細パターン形成可能なフォトレジスト
層を形成した状態で開口部形成領域以外の領域にスクリ
ーン印刷により絶縁層を形成したフィルムキャリアを用
いているので、フォトレジスト層の端面で印刷範囲が規
制されることにより、開口部の大きさおよびそのピッチ
をより一層微細化することができ、したがってスクリー
ン印刷による絶縁層を有するフィルムキャリアに、より
一層微細化した電極を有する半導体装置を搭載すること
ができる。
【０００７】
【実施例】図１はこの発明の一実施例における半導体装
置とフィルムキャリアの接続前の状態を示したものであ
る。半導体装置１は、装置本体２の下面にＡｌ等からな
る電極３がパターン形成され、電極３の下面の所定の一
部を除く全下面に保護膜４が設けられ、電極３の露出面
上に、ＴｉとＷとからなる合金の下面にＣｕを積層して
なるもの等からなるアンダーバンプメタル５が設けら
れ、アンダーバンプメタル５の下面にＣｕ等からなる金
属層６が設けられ、金属層６等の周囲に半田バンプ７が
設けられた構造となっている。フィルムキャリア１１
は、後で詳述するが、フィルム基板１２の上面にパター
ン形成された導電層１３の上面のうち開口部１４を形成
すべき開口部形成領域にフォトレジスト層を設け、開口
部形成領域以外の領域にスクリーン印刷により絶縁層１
５を形成し、この後フォトレジスト層を剥離することに
より、絶縁層１５に開口部形成領域に対応した開口部１
４が形成され、該開口部１４における導電層１３上に半
田層１６が設けられた構造となっている。そして、半導
体装置１の半田バンプ７をフィルムキャリア１１の半田
層１６に接合すると、図２に示すように、両半田層７、
１６が溶融して一体化した後固化することにより、半田
バンプ７が導電層１３に接続され、すなわち半導体装置
１がフィルムキャリア１１上に搭載される。
置とフィルムキャリアの接続前の状態を示したものであ
る。半導体装置１は、装置本体２の下面にＡｌ等からな
る電極３がパターン形成され、電極３の下面の所定の一
部を除く全下面に保護膜４が設けられ、電極３の露出面
上に、ＴｉとＷとからなる合金の下面にＣｕを積層して
なるもの等からなるアンダーバンプメタル５が設けら
れ、アンダーバンプメタル５の下面にＣｕ等からなる金
属層６が設けられ、金属層６等の周囲に半田バンプ７が
設けられた構造となっている。フィルムキャリア１１
は、後で詳述するが、フィルム基板１２の上面にパター
ン形成された導電層１３の上面のうち開口部１４を形成
すべき開口部形成領域にフォトレジスト層を設け、開口
部形成領域以外の領域にスクリーン印刷により絶縁層１
５を形成し、この後フォトレジスト層を剥離することに
より、絶縁層１５に開口部形成領域に対応した開口部１
４が形成され、該開口部１４における導電層１３上に半
田層１６が設けられた構造となっている。そして、半導
体装置１の半田バンプ７をフィルムキャリア１１の半田
層１６に接合すると、図２に示すように、両半田層７、
１６が溶融して一体化した後固化することにより、半田
バンプ７が導電層１３に接続され、すなわち半導体装置
１がフィルムキャリア１１上に搭載される。
【０００８】次に、フィルムキャリア１１の構造につい
て図３〜図８を参照しながらその製造方法と併せ説明す
る。まず、図３に示すように、ポリイミド等の樹脂から
なるフィルム基板１２の上面に導電層１３をパターン形
成する。この場合、フィルム基板１２の全面にスパッタ
リング法、無電解メッキ法、接着剤を用いたラミネート
法等によって導電膜を設け、その後この導電膜をエッチ
ングすることにより導電層１３を形成するようにしても
よいが、銅箔等からなる長尺の導電膜にポリイミド等の
樹脂のワニスをコーティングするキャスティング法によ
りその導電膜の表面にフィルム基板１２を設け、その後
同様にこの導電膜をエッチングすることにより導電層１
３を形成する方が耐熱性の面において好ましい。次に、
図４に示すように、全表面に厚さが例えば５０μｍ程度
のフォトレジスト層２１を設ける。この場合、ネガ型の
フィルム状フォトレジストを熱圧着してもよく、またネ
ガ型の液状フォトレジストをロールコート等により塗布
してもよい。次に、導電層１３の上面のうち例えば１０
０μｍ角の開口部１４（図１参照）を形成すべき開口部
形成領域２２に対応する所定のパターンのフォトマスク
を用いて紫外線等の光を照射し、開口部形成領域２２に
対応する部分のフォトレジスト層２１を露光する。この
後、現像すると、開口部形成領域２２以外の不要な部分
のフォトレジスト層２１が剥離され、開口部形成領域２
２のみにフォトレジスト層２１が残存する。次に、開口
部形成領域２２よりやや大きめの島状パターンを有する
スクリーンマスク（図示せず）および絶縁性インクを用
いてスクリーン印刷を行うことにより、図５に示すよう
に、フォトレジスト層２１およびその周囲を除く全表面
に絶縁性インク層２３を１０〜２５μｍ程度の厚さに塗
布する。この場合、スクリーンマスクの島状パターンの
大きさは、絶縁性インクの粘度にもよるが、開口部形成
領域２２の大きさ１００μｍ角よりも各辺で２０〜３０
μｍ程度大きくしておく。絶縁性インクとしては、エポ
キシ系樹脂を有機溶剤に溶かしたものを用いる。この
後、ある程度放置すると、絶縁性インク層２３が流動し
て広がるが、図６に示すように、フォトレジスト層２１
の端面で堰き止められ、フォトレジスト層２１を除く全
表面が絶縁性インク層２３によって覆われることにな
る。次に、絶縁性インク層２３を乾燥してその厚さを１
０〜２０μｍ程度とした後フォトレジスト層２１を剥離
すると、図７に示すように、開口部形成領域２２に対応
する部分に開口部１４を有する絶縁層１５が形成され
る。次に、図８に示すように、開口部１４における導電
層１３上に半田層１６を形成する。この場合、半田層１
６の厚さは、その表面が絶縁層１５の表面以下となるよ
うにしてもよいが、絶縁層１５の表面と同一かもしくは
それ以上となるようにすると、接続信頼性を高めること
ができる。半田層１６の形成方法は、電気メッキや印
刷、成形半田使用等のいずれであってもよい、かくし
て、開口部１４を有する絶縁層１５を備えたフィルムキ
ャリア１１が製造される。
て図３〜図８を参照しながらその製造方法と併せ説明す
る。まず、図３に示すように、ポリイミド等の樹脂から
なるフィルム基板１２の上面に導電層１３をパターン形
成する。この場合、フィルム基板１２の全面にスパッタ
リング法、無電解メッキ法、接着剤を用いたラミネート
法等によって導電膜を設け、その後この導電膜をエッチ
ングすることにより導電層１３を形成するようにしても
よいが、銅箔等からなる長尺の導電膜にポリイミド等の
樹脂のワニスをコーティングするキャスティング法によ
りその導電膜の表面にフィルム基板１２を設け、その後
同様にこの導電膜をエッチングすることにより導電層１
３を形成する方が耐熱性の面において好ましい。次に、
図４に示すように、全表面に厚さが例えば５０μｍ程度
のフォトレジスト層２１を設ける。この場合、ネガ型の
フィルム状フォトレジストを熱圧着してもよく、またネ
ガ型の液状フォトレジストをロールコート等により塗布
してもよい。次に、導電層１３の上面のうち例えば１０
０μｍ角の開口部１４（図１参照）を形成すべき開口部
形成領域２２に対応する所定のパターンのフォトマスク
を用いて紫外線等の光を照射し、開口部形成領域２２に
対応する部分のフォトレジスト層２１を露光する。この
後、現像すると、開口部形成領域２２以外の不要な部分
のフォトレジスト層２１が剥離され、開口部形成領域２
２のみにフォトレジスト層２１が残存する。次に、開口
部形成領域２２よりやや大きめの島状パターンを有する
スクリーンマスク（図示せず）および絶縁性インクを用
いてスクリーン印刷を行うことにより、図５に示すよう
に、フォトレジスト層２１およびその周囲を除く全表面
に絶縁性インク層２３を１０〜２５μｍ程度の厚さに塗
布する。この場合、スクリーンマスクの島状パターンの
大きさは、絶縁性インクの粘度にもよるが、開口部形成
領域２２の大きさ１００μｍ角よりも各辺で２０〜３０
μｍ程度大きくしておく。絶縁性インクとしては、エポ
キシ系樹脂を有機溶剤に溶かしたものを用いる。この
後、ある程度放置すると、絶縁性インク層２３が流動し
て広がるが、図６に示すように、フォトレジスト層２１
の端面で堰き止められ、フォトレジスト層２１を除く全
表面が絶縁性インク層２３によって覆われることにな
る。次に、絶縁性インク層２３を乾燥してその厚さを１
０〜２０μｍ程度とした後フォトレジスト層２１を剥離
すると、図７に示すように、開口部形成領域２２に対応
する部分に開口部１４を有する絶縁層１５が形成され
る。次に、図８に示すように、開口部１４における導電
層１３上に半田層１６を形成する。この場合、半田層１
６の厚さは、その表面が絶縁層１５の表面以下となるよ
うにしてもよいが、絶縁層１５の表面と同一かもしくは
それ以上となるようにすると、接続信頼性を高めること
ができる。半田層１６の形成方法は、電気メッキや印
刷、成形半田使用等のいずれであってもよい、かくし
て、開口部１４を有する絶縁層１５を備えたフィルムキ
ャリア１１が製造される。
【０００９】このようにして製造されたフィルムキャリ
ア１１では、開口部形成領域２２に微細パターン形成可
能なフォトレジスト層２１を形成した状態で開口部形成
領域２２以外の領域にスクリーン印刷により絶縁層１４
を形成しているので、フォトレジスト層２１の端面で印
刷範囲を規制することができ、このため印刷直後におけ
る絶縁性インク層２３が所定の絶縁層１５を形成すべき
領域以外ににじみ出るのを防止することができ、またス
クリーンマスクが伸縮して印刷位置に若干のずれが生じ
ても、絶縁性インク層２３の粘性を利用することにより
所定の絶縁層１５を形成すべき領域のみに絶縁層１５を
形成することができ、したがって例えば開口部１４の大
きさを１００μｍ、そのピッチを２００μｍ程度とより
一層微細化することができる。したがって、スクリーン
印刷による絶縁層１５を有するフィルムキャリア１１
に、より一層微細化した電極を有する半導体装置１を搭
載することができる。
ア１１では、開口部形成領域２２に微細パターン形成可
能なフォトレジスト層２１を形成した状態で開口部形成
領域２２以外の領域にスクリーン印刷により絶縁層１４
を形成しているので、フォトレジスト層２１の端面で印
刷範囲を規制することができ、このため印刷直後におけ
る絶縁性インク層２３が所定の絶縁層１５を形成すべき
領域以外ににじみ出るのを防止することができ、またス
クリーンマスクが伸縮して印刷位置に若干のずれが生じ
ても、絶縁性インク層２３の粘性を利用することにより
所定の絶縁層１５を形成すべき領域のみに絶縁層１５を
形成することができ、したがって例えば開口部１４の大
きさを１００μｍ、そのピッチを２００μｍ程度とより
一層微細化することができる。したがって、スクリーン
印刷による絶縁層１５を有するフィルムキャリア１１
に、より一層微細化した電極を有する半導体装置１を搭
載することができる。
【００１０】なお、上記実施例では、例えば図４に示す
ように、開口部形成領域２２全体にフォトレジスト層２
１を設けているが、要はフォトレジスト層の端面で印刷
範囲を規制することができればよいので、スクリーン印
刷すべき領域の少なくとも周囲にフォトレジスト層が設
けられていればよい。また、上記実施例ではネガ型のフ
ォトレジストを用いているが、上記実施例と逆パターン
のフォトマスクを使用して、ポジ型のフォトレジストを
用いてもよい。
ように、開口部形成領域２２全体にフォトレジスト層２
１を設けているが、要はフォトレジスト層の端面で印刷
範囲を規制することができればよいので、スクリーン印
刷すべき領域の少なくとも周囲にフォトレジスト層が設
けられていればよい。また、上記実施例ではネガ型のフ
ォトレジストを用いているが、上記実施例と逆パターン
のフォトマスクを使用して、ポジ型のフォトレジストを
用いてもよい。
【００１１】
【発明の効果】以上説明したように、この発明によれ
ば、開口部形成領域内で少なくともその周囲に微細パタ
ーン形成可能なフォトレジスト層を形成した状態で開口
部形成領域以外の領域にスクリーン印刷により絶縁層を
形成したフィルムキャリアを用いているので、フォトレ
ジスト層の端面で印刷範囲が規制されることにより、開
口部の大きさおよびそのピッチをより一層微細化するこ
とができ、したがってスクリーン印刷による絶縁層を有
するフィルムキャリアに、より一層微細化した電極を有
する半導体装置を搭載することができる。
ば、開口部形成領域内で少なくともその周囲に微細パタ
ーン形成可能なフォトレジスト層を形成した状態で開口
部形成領域以外の領域にスクリーン印刷により絶縁層を
形成したフィルムキャリアを用いているので、フォトレ
ジスト層の端面で印刷範囲が規制されることにより、開
口部の大きさおよびそのピッチをより一層微細化するこ
とができ、したがってスクリーン印刷による絶縁層を有
するフィルムキャリアに、より一層微細化した電極を有
する半導体装置を搭載することができる。
【図１】この発明の一実施例における半導体装置とフィ
ルムキャリアの接続前の状態の断面図。
ルムキャリアの接続前の状態の断面図。
【図２】半導体装置とフィルムキャリアの接続後の状態
の断面図。
の断面図。
【図３】フィルムキャリアの製造に際し、フィルム基板
の上面に導電層をパターン形成した状態の断面図。
の上面に導電層をパターン形成した状態の断面図。
【図４】フィルムキャリアの製造に際し、導電層の上面
の開口部形成領域にフォトレジスト層を形成した状態の
断面図。
の開口部形成領域にフォトレジスト層を形成した状態の
断面図。
【図５】フィルムキャリアの製造に際し、スクリーン印
刷により絶縁性インク層を塗布した直後の状態の断面
図。
刷により絶縁性インク層を塗布した直後の状態の断面
図。
【図６】フィルムキャリアの製造に際し、絶縁性インク
層が流動してフォトレジスト層の端面で堰き止められた
状態の断面図。
層が流動してフォトレジスト層の端面で堰き止められた
状態の断面図。
【図７】フィルムキャリアの製造に際し、フォトレジス
ト層を剥離して絶縁層に開口部を形成した状態の断面
図。
ト層を剥離して絶縁層に開口部を形成した状態の断面
図。
【図８】フィルムキャリアの製造に際し、開口部の部分
における導電層上に半田層を設けた状態の断面図。
における導電層上に半田層を設けた状態の断面図。
１ 半導体装置 ２ 電極 ７ 半田バンプ １１ フィルムキャリア １２ フィルム基板 １３ 導電層 １４ 開口部 １５ 絶縁層 １６ 半田層
Claims (2)
- 【請求項１】 電極上に半田バンプを有する半導体装置
と、 フィルム基板の上面にパターン形成された導電層の上面
のうち絶縁層開口部を形成すべき開口部形成領域内で少
なくともその周囲にフォトレジスト層を設け、前記開口
部形成領域以外の領域にスクリーン印刷により絶縁層を
形成し、この後前記フォトレジスト層を剥離することに
より、前記絶縁層に前記開口部形成領域に対応した開口
部が形成されたフィルムキャリアとを具備し、 前記半導体装置の前記半田バンプを前記フィルムキャリ
アの前記開口部における前記導体層に接続したことを特
徴とする半導体装置の接続構造。 - 【請求項２】 前記フィルムキャリアのフィルム基板お
よび該フィルム基板の上面に形成される導電層はキャス
ティング法により形成されていることを特徴とする請求
項１記載の半導体装置の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338013A JP2869907B2 (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338013A JP2869907B2 (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152376A true JPH05152376A (ja) | 1993-06-18 |
| JP2869907B2 JP2869907B2 (ja) | 1999-03-10 |
Family
ID=18314130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338013A Expired - Fee Related JP2869907B2 (ja) | 1991-11-28 | 1991-11-28 | 半導体装置の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869907B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
| US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| JP5707316B2 (ja) * | 2009-03-12 | 2015-04-30 | ナミックス株式会社 | 電子部品の実装方法 |
-
1991
- 1991-11-28 JP JP3338013A patent/JP2869907B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5707316B2 (ja) * | 2009-03-12 | 2015-04-30 | ナミックス株式会社 | 電子部品の実装方法 |
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US9224707B2 (en) | 2012-07-05 | 2015-12-29 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US9437532B2 (en) | 2012-07-05 | 2016-09-06 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2869907B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| JP3736607B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
| US8209856B2 (en) | Printed wiring board and method for manufacturing the same | |
| JP5882390B2 (ja) | チップ／基板アセンブリを形成する方法 | |
| KR20050008840A (ko) | 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치,회로 기판 및 전자 기기 | |
| US6507095B1 (en) | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| CN108811301B (zh) | 电路板结构及其制造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JPH05152376A (ja) | 半導体装置の接続構造 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20070001110A (ko) | 패턴화된 회로 및 그 제조 방법 | |
| US7508080B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JP2008166464A (ja) | 配線基板及びその製造方法 | |
| JP3057156B2 (ja) | 配線基板とその製造方法 | |
| US20030168721A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3216155B2 (ja) | 配線基板の製造方法 | |
| JP3874059B2 (ja) | 半導体装置の製造方法 | |
| KR19990082267A (ko) | 전자 부품 및 반도체 장치, 그 제조 방법 및 실장 방법, 회로기판 및 전자기기 | |
| KR101089840B1 (ko) | 회로 기판 모듈 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |